信號(hào)處理系統(tǒng)的FPGA實(shí)現(xiàn)
定 價(jià)：109 元
叢書名：國(guó)際信息工程先進(jìn)技術(shù)譯叢
- 作者：[英]羅杰·伍茲
- 出版時(shí)間：2017/3/1
- ISBN：9787111557234
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類：TN911.72
- 頁(yè)碼：359
- 紙張：膠版紙
- 版次：1
- 開本：16開
本書從數(shù)字信號(hào)處理技術(shù)、定點(diǎn)、浮點(diǎn)的運(yùn)算到微處理器技術(shù)、FPGA技術(shù)的演進(jìn)過(guò)程出發(fā)，以結(jié)構(gòu)原理為基礎(chǔ)，討論了各種典型FPGA系列的特點(diǎn)，為器件選型提供指導(dǎo)。同時(shí)，詳細(xì)講解了FPGA的DSP快速設(shè)計(jì)流程、先進(jìn)的綜合工具、性能測(cè)試分析工具、性能優(yōu)化技術(shù)、低功耗設(shè)計(jì)及可重配置技術(shù)。本書還提供了諸如自適應(yīng)波束形成器等大量詳實(shí)的FPGA實(shí)現(xiàn)DSP的復(fù)雜實(shí)例，為開發(fā)者提供便利。全書共14章，涵蓋了DSP基礎(chǔ)知識(shí)、DSP處理器的發(fā)展、各系列FPGA介紹、FPGA實(shí)現(xiàn)DSP的方法、IRIS綜合技術(shù)、IP核技術(shù)、異構(gòu)FPGA模型化設(shè)計(jì)、自適應(yīng)波束形成器、低功耗技術(shù)及可重配置技術(shù)。全面展現(xiàn)了FPGA的特點(diǎn)及各種主流開發(fā)技術(shù)。
目錄
譯者序
原書序
致謝
第1章FPGA概述1
11引言1
111FPGA1
112可編程能力和DSP3
12芯片發(fā)展簡(jiǎn)介4
121技術(shù)特點(diǎn)6
13可編程能力的影響7
14FPGA面臨的挑戰(zhàn)9
參考文獻(xiàn)10
第2章DSP基礎(chǔ)11
21引言11
22DSP系統(tǒng)基礎(chǔ)12
23DSP系統(tǒng)定義13
231采樣速率14
232時(shí)延和流水線15
24DSP變換17
241快速傅里葉變換17
242離散余弦變換18
243小波變換19
244離散小波變換19
25濾波器結(jié)構(gòu)21
251有限沖激響應(yīng)濾波器21
252相關(guān)23
253無(wú)限沖激響應(yīng)濾波器23
254波形數(shù)字濾波器25
26自適應(yīng)濾波27
27自適應(yīng)濾波基礎(chǔ)27
271自適應(yīng)濾波器的應(yīng)用28
272自適應(yīng)算法30
273LMS算法31
274RLS算法32
28總結(jié)34
參考文獻(xiàn)34
第3章算術(shù)運(yùn)算基礎(chǔ)36
31引言36
32數(shù)字系統(tǒng)37
321數(shù)字表示37
33定點(diǎn)和浮點(diǎn)40
331浮點(diǎn)表示40
34算術(shù)運(yùn)算41
341加法器和減法器42
342乘法器44
343除法46
344二次方根47
35定點(diǎn)和浮點(diǎn)的比較51
36總結(jié)53
參考文獻(xiàn)54
第4章FPGA技術(shù)概述56
41引言56
42架構(gòu)和可編程能力57
43DSP功能特點(diǎn)58
44處理器分類60
45微處理器60
451ARM微處理器架構(gòu)系列62
46DSP微處理器62
461DSP微運(yùn)算65
47并行機(jī)66
471脈動(dòng)陣列66
472SIMD架構(gòu)68
473MIMD架構(gòu)72
48專用ASIC和FPGA解決方案73
49總結(jié)74
參考文獻(xiàn)74
第5章當(dāng)前的FPGA技術(shù)76
51引言76
52FPGA的發(fā)展77
521FPGA的早期結(jié)構(gòu)79
53Altera的FPGA技術(shù)80
531MAX7000 FPGA技術(shù)81
532Stratix Ⅲ FPGA系列83
533Hardcopy結(jié)構(gòu)化ASIC系列91
54XilinxFPGA技術(shù)92
541Xilinx VirtexTM5 FPGA技術(shù)94
55Lattice FPGA系列102
551Latticeisp XPLD5000MX系列102
56Actel FPGA技術(shù)105
561ActelPro ASICPLUSFPGA技術(shù)105
562Actel 反熔絲SXFPGA技術(shù)106
57AtmelFPGA技術(shù)108
571AtmelAT40KFPGA技術(shù)108
572AtmelAT40KFPGA的重構(gòu)技術(shù)109
58FPGA技術(shù)上的總思考109
參考文獻(xiàn)110
第6章FPGA實(shí)現(xiàn)詳解111
61引言111
62LUT的各種形式112
63可用的幾種存儲(chǔ)器115
64固定系數(shù)設(shè)計(jì)技術(shù)117
65分布式體系結(jié)構(gòu)117
66折減系數(shù)乘法器120
661RCM的設(shè)計(jì)過(guò)程122
662FPGA的乘法器綜述125
67總結(jié)125
參考文獻(xiàn)126
第7章FPGA的快速DSP系統(tǒng)設(shè)計(jì)工具和流程127
71引言127
72FPGA系統(tǒng)設(shè)計(jì)的革新128
721時(shí)代一：定制膠合邏輯128
722時(shí)代二：中密度邏輯128
723時(shí)代三：分層級(jí)的SoC129
73FPGA DSP設(shè)計(jì)方法的必要條件129
74系統(tǒng)詳述131
741Petri網(wǎng)131
742進(jìn)程網(wǎng)絡(luò)和數(shù)據(jù)流131
743嵌入式多處理器軟件綜合132
744GEDAE133
75FPGA的IP核生成工具134
751圖解IP核發(fā)展途徑134
752Synplify DSP135
753基于C語(yǔ)言的迅速IP核設(shè)計(jì)136
754基于MATLAB的快速IP核設(shè)計(jì)136
755其他快速IP核設(shè)計(jì)137
76FPGA的系統(tǒng)級(jí)設(shè)計(jì)工具138
761Compaan138
762ESPAM138
763Daedalus140
764Koski140
77總結(jié)141
參考文獻(xiàn)142
第8章基于FPGA的DSP系統(tǒng)的架構(gòu)由來(lái)144
81引言144
82DSP算法特點(diǎn)145
821算法特點(diǎn)的進(jìn)一步描述146
83DSP算法的表示149
831SFG的描述149
832DFG的描述150
84FPGA上映射DSP系統(tǒng)的基礎(chǔ)151
841重定時(shí)152
842割集定理155
843延遲比例的應(yīng)用156
844流水線周期的計(jì)算158
85并行運(yùn)算162
86硬件共享164
861不折疊164
862折疊166
87FPGA中的應(yīng)用170
88總結(jié)170
參考文獻(xiàn)171
第9章IRIS行為綜合工具172
91行為綜合工具的介紹172
92IRIS行為綜合工具174
921模塊化設(shè)計(jì)過(guò)程175
93IRIS重定時(shí)177
931IRIS中重定時(shí)程序的實(shí)現(xiàn)178
94分層的設(shè)計(jì)方法181
941白盒分層的設(shè)計(jì)方法182
942從以前的綜合架構(gòu)中提取處理器模型的自動(dòng)化實(shí)現(xiàn)183
943IRIS中分層的電路實(shí)現(xiàn)187
944分層電路中流水線周期的計(jì)算188
945分層電路中的重定時(shí)技術(shù)190
95RIS硬件共享(調(diào)度算法)的實(shí)現(xiàn)193
96實(shí)例研究：自適應(yīng)時(shí)延最小均方的實(shí)現(xiàn)201
961高速實(shí)現(xiàn)202
962按具體性能要求的硬件共享設(shè)計(jì)207
97總結(jié)210
參考文獻(xiàn)210
第10章FPGA的復(fù)雜DSP核的設(shè)計(jì)213
101可重用設(shè)計(jì)的動(dòng)機(jī)214
102IP核215
103IP核的演變217
1031運(yùn)算庫(kù)218
1032基本DSP功能220
1033復(fù)雜的DSP功能221
1034IP核的未來(lái)221
104可參數(shù)化（軟）IP核221
1041適合IP開發(fā)的識(shí)別設(shè)計(jì)組件224
1042確定IP核參數(shù)225
1043針對(duì)FPGA技術(shù)的參數(shù)化特性的發(fā)展227
1044簡(jiǎn)單的FIR濾波器應(yīng)用229
105IP核集成231
1051設(shè)計(jì)問題232
1052接口標(biāo)準(zhǔn)化和質(zhì)量控制指標(biāo)233
106ADPCM IP核的例子235
107FPGA的IP核239
108總結(jié)241
參考文獻(xiàn)241
第11章基于模型的異構(gòu)FP
書單推薦
