本書以VHDL語言應(yīng)用為主線,首先介紹了EDA技術(shù)的基本概念、發(fā)展趨勢及開發(fā)過程;其次對VHDL的結(jié)構(gòu)與要素、VHDL基本語句、VHDL設(shè)計(jì)實(shí)例進(jìn)行了闡述,最后介紹了Max+Plus Ⅱ和Quartus Ⅱ開發(fā)工具以及實(shí)驗(yàn)指導(dǎo)。全書緊密結(jié)合實(shí)際教學(xué)需要,強(qiáng)調(diào)實(shí)際工程應(yīng)用,內(nèi)容力求由淺入深,循序漸進(jìn),通俗易懂,注重將理論與實(shí)際應(yīng)用結(jié)合起來,并且設(shè)計(jì)實(shí)例以直觀的仿真圖配合文字的方式進(jìn)行表述,使得重點(diǎn)突出,淺顯易懂,幫助讀者盡快地掌握應(yīng)用VHDL語言描述硬件電路的基本過程。
面對現(xiàn)代電子技術(shù)的迅猛發(fā)展、高新技術(shù)日新月異的變化,以及人才市場、產(chǎn)品市場的迫切需求,我國許多高校迅速做出了積極的反應(yīng),在不長的時間內(nèi),于相關(guān)的專業(yè)教學(xué)與學(xué)科領(lǐng)域卓有成效地完成了具有重要意義的教學(xué)改革與學(xué)科建設(shè)。例如,適用于各種教學(xué)層次的EDA實(shí)驗(yàn)室的建立:EDA、VHDL和大規(guī)模可編程邏輯器件相關(guān)課程的設(shè)置。同時,對革新傳統(tǒng)的數(shù)字電路課程的教學(xué)內(nèi)容和實(shí)驗(yàn)方式做了許多大膽的嘗試,使得諸如電子信息、通信工程、計(jì)算機(jī)應(yīng)用、工業(yè)自動化等專業(yè)的畢業(yè)生的實(shí)際電子工程設(shè)計(jì)能力、新技術(shù)應(yīng)用能力及高新技術(shù)市場的適應(yīng)能力,都有了明顯的提高。
新世紀(jì),電子技術(shù)的發(fā)展將更加迅猛,電子設(shè)計(jì)的自動化程度將更高,電子產(chǎn)品的上市節(jié)奏將更快,傳統(tǒng)的電子設(shè)計(jì)技術(shù)、工具和器件將在更大程度上被EDA所取代,EDA技術(shù)和VHDL勢必成為廣大電子信息工程類各專業(yè)領(lǐng)域工程技術(shù)人員的必修課。
本書以實(shí)用為主線,兼顧普及與提高。全書內(nèi)容分為11章。第1章介紹EDA技術(shù)的相關(guān)概念、應(yīng)用及發(fā)展歷程;第2章簡要介紹CPLD/FPGA的內(nèi)部結(jié)構(gòu)及相應(yīng)的配置;第3章主要討論VHDL語言的編程基礎(chǔ),詳細(xì)介紹VHDL語言的編程要素;第4章介紹VHDL語言的程序結(jié)構(gòu),詳細(xì)介紹實(shí)體、結(jié)構(gòu)體及進(jìn)程語句;第5章介紹順序語句;第6章介紹并行語句;第7章介紹VHDL語言的描述風(fēng)格;第8章介紹常用組合電路和數(shù)字電路的VHDL語言描述;第9章簡要介紹狀態(tài)機(jī)及其設(shè)計(jì)方法;第10章介紹軟件開發(fā)平臺及軟件的應(yīng)用;第11章詳細(xì)闡述實(shí)驗(yàn)指導(dǎo)。
本書可作為普通高校通信、信息、電子、自動化、電氣、計(jì)算機(jī)等相關(guān)專業(yè)高年級本科生和研究生的教材,也可作為有關(guān)教師和科研人員的參考用書。
本書由長春理工大學(xué)電子信息工程學(xué)院楊光副教授主編。第1章和第2章由王英志編寫,第3章和第4章由宿敬輝編寫,第5章和第7章由陳磊編寫,第6章、第8章和第9章由楊光編寫,第10章和第11章由馮濤編寫。
由于EDA技術(shù)發(fā)展迅速,且編者水平和掌握的資料有限,書中有不當(dāng)和錯誤之處在所難免,懇請廣大讀者批評指正。
編著者
2017年3月
楊光, 長春理工大學(xué)電子信息學(xué)院教授, 長期從事電子信息類EDA的教學(xué)與研究工作, 出版圖書多部, 發(fā)表論文多篇.
目 錄
第1章 緒論 1
1.1 EDA技術(shù)的含義 1
1.2 EDA技術(shù)的發(fā)展歷程 1
1.3 EDA技術(shù)的主要內(nèi)容 3
1.4 EDA軟件系統(tǒng)的構(gòu)成 5
1.5 EDA工具的發(fā)展趨勢 6
1.6 EDA的工程設(shè)計(jì)流程 7
1.7 數(shù)字系統(tǒng)的設(shè)計(jì) 9
習(xí)題 13
第2章 可編程邏輯器件 14
2.1 可編程邏輯器件的種類及分類方法 14
2.2 復(fù)雜的可編程邏輯器件 15
2.3 FPGA的配置模式 28
2.4 FPGA與CPLD的比較 32
習(xí)題 34
第3章 VHDL編程基礎(chǔ) 35
3.1 概述 35
3.2 VHDL語言要素 37
3.3 VHDL操作符 50
習(xí)題 53
第4章 VHDL程序結(jié)構(gòu) 54
4.1 實(shí)體 54
4.2 結(jié)構(gòu)體 57
4.3 塊語句結(jié)構(gòu) 59
4.4 進(jìn)程 60
4.5 子程序 64
4.6 庫 70
4.7 VHDL程序包 72
4.8 配置 74
習(xí)題 75
第5章 VHDL順序語句 77
5.1 賦值語句 77
5.2 轉(zhuǎn)向控制語句 79
5.3 WAIT語句 86
5.4 NULL語句 87
5.5 子程序調(diào)用語句 88
5.6 返回語句 90
5.7 其他語句和說明 90
習(xí)題 95
第6章 VHDL并行語句 97
6.1 進(jìn)程語句 97
6.2 塊語句 99
6.3 并行信號賦值語句 100
6.4 并行過程調(diào)用語句 102
6.5 元件例化語句 103
6.6 生成語句 108
習(xí)題 112
第7章 VHDL描述風(fēng)格 113
7.1 行為描述 113
7.2 數(shù)據(jù)流描述 114
習(xí)題 116
第8章 VHDL語言程序設(shè)計(jì) 117
8.1 組合邏輯電路設(shè)計(jì) 117
8.2 時序邏輯電路設(shè)計(jì) 122
8.3 存儲器設(shè)計(jì) 136
8.4 8位并行預(yù)置加法計(jì)數(shù)器設(shè)計(jì) 139
8.5 8位硬件加法器設(shè)計(jì) 140
8.6 正負(fù)脈寬數(shù)控調(diào)制信號發(fā)生器設(shè)計(jì) 142
8.7 D/A接口電路與波形發(fā)生器設(shè)計(jì) 145
8.8 BCD譯碼顯示電路設(shè)計(jì) 147
8.9 MCS-51單片機(jī)與CPLD接口邏輯設(shè)計(jì) 148
8.10 數(shù)字頻率計(jì)設(shè)計(jì) 152
8.11 A/D采樣控制器設(shè)計(jì) 157
8.12 8位硬件乘法器設(shè)計(jì) 159
8.13 流水燈控制器設(shè)計(jì) 166
習(xí)題 167
第9章 有限狀態(tài)機(jī) 169
9.1 一般狀態(tài)機(jī)的設(shè)計(jì) 169
9.2 摩爾狀態(tài)機(jī)的VHDL設(shè)計(jì) 172
9.3 米利狀態(tài)機(jī)的VHDL設(shè)計(jì) 174
9.4 狀態(tài)機(jī)的狀態(tài)編碼 176
9.5 狀態(tài)機(jī)剩余狀態(tài)處理 178
習(xí)題 179
第10章 MAX+PLUS II及QUARTUS II軟件應(yīng)用 181
10.1 Max+plus II軟件應(yīng)用指導(dǎo) 181
10.2 Quartus II軟件應(yīng)用指導(dǎo) 192
習(xí)題 203
第11章 實(shí)驗(yàn)指導(dǎo) 204
11.1 十進(jìn)制計(jì)數(shù)器設(shè)計(jì) 204
11.2 D觸發(fā)器設(shè)計(jì) 205
11.3 8位加法器設(shè)計(jì) 206
11.4 單穩(wěn)態(tài)電路設(shè)計(jì) 209
11.5 秒表設(shè)計(jì) 211
11.6 循環(huán)彩燈控制電路設(shè)計(jì) 213
11.7 DA控制電路設(shè)計(jì) 214
11.8 A/D采樣控制器設(shè)計(jì) 215
11.9 數(shù)字頻率計(jì)設(shè)計(jì) 216
11.10 正負(fù)脈寬數(shù)控調(diào)制信號發(fā)生器的設(shè)計(jì) 217
11.11 序列檢測器設(shè)計(jì) 218
參考文獻(xiàn) 219