進入21世紀以來，集成電路制造工藝的發(fā)展日新月異，目前已經(jīng)進入到了前所未有的納米級階段。電源完整性作為系統(tǒng)級芯片設計的重要課題，直接影響到集成電路的可靠性、性能以及功耗。因此，本書作者以系統(tǒng)級電源完整性為切入點，深入探討了電源完整性的影響、時鐘產(chǎn)生及分布、輸入/輸出單元中的電源完整性設計、電源完整性建模、溫度效應以及低功耗電源完整性設計等方面的問題，并以IBMPOWER7+處理器芯片作為實例進行分析，后針對新型碳納米管互連元件在電源完整性中的應用做了簡要討論。
原書前言在20多年前的1990年，在一個帶狀記錄儀儀器裝配線上我碰到一件觸動我的事情。在一批新記錄儀的測試階段，儀器電子控制板上出現(xiàn)了一些計數(shù)器不能計數(shù)的奇怪現(xiàn)象，問題的起源是計數(shù)器的供電電源存在較大并且相對高頻率的環(huán)路噪聲，在改進與上市中面臨的壓力很大，這種噪聲產(chǎn)生的真正原因困擾了生產(chǎn)、設計和研發(fā)組。這件事觸動了我，其實相當簡單，這些芯片供電電源網(wǎng)絡的高速振蕩電流導致了使得儀器功能失效的這些噪聲，而這些噪聲可以通過在供電電源線路上增加一個大的電感來得到減弱。一個手動制作的環(huán)狀鐵質(zhì)電感通過串聯(lián)加入到電源線路，電源不再如往常一樣發(fā)生振蕩，計數(shù)器按照設定進行工作，噪聲令人吃驚地被抑制掉了。我很快和制造平臺設計研發(fā)組的總裁一起開了設計總結會，作為當時的慣例，盡管我的設計方案非常前沿，像我這樣的年輕人還是沒有機會參與這種級別的總結會的。那時人們生產(chǎn)了大量的鐵心電感產(chǎn)品，并且改變了設計方法，這使得錄音機的生產(chǎn)能以最短的時間向前推進。我從未清楚地去計算這種改進設計帶來的利益是多少，但是在計數(shù)器芯片數(shù)字電路中供電網(wǎng)絡采用一種低通濾波器之前，大量的串聯(lián)電感和去耦電容一起被使用，通過這些事實可以大概猜出上述設計帶來的利益情況。這種設計改變了供電網(wǎng)絡的共振頻率，消除了采用這種電感器之前存在的一個共振，減弱了由于計數(shù)器采用整個電路系統(tǒng)專用頻率進行計數(shù)而激發(fā)的共振噪聲。
在大約20年以后的2010年，在為一個高速路由器芯片設計實現(xiàn)一個GHz級時鐘分配網(wǎng)絡的時候，作為老朋友的自感現(xiàn)象又出現(xiàn)了。在常規(guī)設計中會完全忽略片上互連電感，隨著芯片頻率朝著每秒種十億個時鐘周期發(fā)展以及自感相關影響逐步深入到可以和全局時鐘分配的互連電感相比擬，我非常有興趣對這種現(xiàn)象進行研究。電感不僅能改善時鐘的上升和下降時間，從而降低時鐘抖動（jitter），通過對時鐘分配系統(tǒng)中時鐘驅(qū)動級中的過驅(qū)動延時進行仔細設計，能減少芯片的時鐘偏差（skew）。此外，也可能在將4GHz的時鐘芯片分配到芯片外圍的I／O電路時，降低電阻的趨膚效應�？傊�，對這種現(xiàn)象進行研究，可以大大地優(yōu)化設計。
多年以后，waxingeloquent的在線文章討論了在時鐘和功率分配網(wǎng)絡仿真中考慮電感的必要性，我在一篇研究性論文中提出通過考慮互連電感，能很好地優(yōu)化芯片中使用的金屬。通過包括電感、關鍵的互連細節(jié)信息的實際的物理布局仿真，能更深入地理解電源完整性優(yōu)化、功耗和芯片，包括去耦電容物理布局。第一本關于集成電路的電源完整性分析和管理的書籍在2010年出版，這本書的出版是在我第一次碰到這種電感現(xiàn)象的20年之后。在這段時間我竟然耗費了很多心血去研究絕熱邏輯這一塊現(xiàn)在被放棄的領域，這個研究領域充滿草率的假設和采用簡化的RC模型，忽略任何電路的實際細節(jié)，如我認識20多年的電感問題。
通過這些情況，你也許能正確地判斷出我正在對隨著集成電路特征尺寸逐步縮小情況下的電源完整性問題進行研究，在片上互連評估和優(yōu)化研究中將考慮電感的影響。但是，看到一些出版物中繼續(xù)在功率網(wǎng)格的實際物理仿真中忽略電荷的流動慣性，采用一些近似和非物理的仿真方法，這會使讀者看不到電源完整性退化中的共振或者波的傳輸特性，甚至會決定了噪聲的峰值幅度。這種近似和有限層面的分析將不可能察覺到一些瞬時的物理噪聲現(xiàn)象，如在水力學和光學物理頻譜中出現(xiàn)的畸形波（指一種分布非常陡峭，峰值遠高于周圍的局域波）就屬于這種情況。這很好理解，對于一個給定的連續(xù)電磁頻譜，在光纖中能看到的畸形波，在電磁系統(tǒng)中也能看到，只是在頻譜幅度小幾個數(shù)量級。在關于集成電路電源完整性的第一本書中揭示了片上功率網(wǎng)格中關于入射噪聲波的電容透鏡效應仿真，給本書很大的支持。電感和實際的物理效應會導致明顯的延時，也會引起人們揭示芯片功率網(wǎng)格物理現(xiàn)象的興趣。假設互連網(wǎng)格沒有電感就如假設鐘擺沒有質(zhì)量，系統(tǒng)不具有勢能和動能，換句話說，這是不可能的，這是一個非物理的系統(tǒng)。因此，我出版的這本書但愿能有助于現(xiàn)代電源完整性分析和驗證的物理仿真，在本書中采用了一些高級的抽象畫和基于物理現(xiàn)象的仿真方法。
本書也是第一次廣泛討論了學術界、工業(yè)界和實驗階段的關于電源完整性的一些成果，從電路和芯片設計者的觀點出發(fā)討論說明電源完整性退化和它的復雜性。這本書也在一些細節(jié)上討論電源管理和低功耗設計對電源完整性退化的影響。先前的一些書關注建模、仿真和分析，對于設計者來說，可能更關注他們碰到的實際問題，尤其希望在設計早期就能關注一些細節(jié)問題，從而能對系統(tǒng)設計和工藝限制的問題提前想好對策。
在特征尺寸達到納米級，3D集成的年代，集成電路設計中面臨非常嚴酷的現(xiàn)實問題：電源完整性退化將帶來嚴格的限制，需要很多的理論和經(jīng)驗知識來進行處理，這個問題將會由于在垂直方向上集成額外的有源電路而變得更加復雜。
譯者序
原書前言
致謝
作者簡介
本書作者及分工
第１章 集成電路電源完整性的重要性１
�。豹保薄【w管縮放和電源完整性退化過程１
�。豹保豹保薄『愣üβ剩ǎ茫校┖秃愣üβ拭芏龋ǎ茫校模┛s放下電源完整性３
�。豹保豹保病〉凸脑O計及電源完整性退化４
１１３ 集成電路中的電源網(wǎng)格噪聲５
�。豹保豹保础‰娫赐暾酝嘶瘜Γ桑想娐芳靶盘柾暾缘挠绊懀�
�。豹保病‰娫赐暾詯夯囊蛩兀�
１２１ 電源完整性退化對良率的影響９
�。豹保勃保病p少電壓擴展和增加功率１１
１２３ 制造及封裝技術的增強和成本１２
�。豹保勃保础≡O計和驗證成本１３
１２５ 不可持續(xù)的能源浪費１３
�。豹保场⒖嘉墨I１４
第２章 電源和襯底噪聲對電路的影響１５
�。勃保薄‰娫丛肼暫鸵r底噪聲１５
２２ 路徑以及延遲單元和電源噪聲１７
�。勃保勃保薄÷窂窖舆t和電源噪聲之間的關系１８
２２２ 組合單元延遲２２
�。勃保勃保场∮|發(fā)器時間特性２５
２３ 耦合效應電路級時序分析２８
�。勃保唱保薄‰y點２８
�。勃保唱保病‰娫丛肼暤臅r間和空間的相關性３０
２３３ 統(tǒng)計噪聲模型３２
�。勃保唱保础�案分析３４
２４ 模擬／射頻（ＲＦ）電路的噪聲影響３７
�。勃保椽保薄‰娫丛肼暎常�
�。勃保椽保病∫r底噪聲３９
�。勃保怠×曨}４０
�。勃保丁⒖嘉墨I４０
第３章 電源完整性中的時鐘產(chǎn)生和分布４２
�。唱保薄r鐘延時、偏移以及抖動４２
�。唱保病∮糜跁r鐘樹的互連元件４６
３２１ 互連元件的寄生器件４６
�。唱保勃保病‰姼械亩x４６
�。唱保勃保场‰姼刑崛。矗�
�。唱保勃保础』ミB元件仿真５３
�。唱保勃保怠Ｓ玫母行曰ミB元件５５
�。唱保勃保丁⌒盘杺鬏敃r間和電感５８
�。唱保场r鐘樹結構及其仿真６０
３３１ 時鐘樹結構６０
�。唱保唱保病」I(yè)級時鐘分布網(wǎng)絡應用６３
３４ 電源噪聲引起的時鐘偏移６４
�。唱保椽保薄〈须娐分械碾娫丛肼暎叮�
�。唱保椽保病≡肼暶舾械臅r鐘分布網(wǎng)絡仿真６５
３４３ 在電壓Ｖ和溫度Ｔ變化的情況下，時鐘偏移分析的實例６６
３４４ 與時鐘偏移和電源噪聲有關的其他工作７１
�。唱保怠r鐘產(chǎn)生７１
�。唱保氮保薄εc電源完整性有關的鎖相環(huán)和延遲鎖相環(huán)的討論７２
�。唱保氮保病℃i相環(huán)結構７３
�。唱保氮保场蕜t１：將鎖相環(huán)與噪聲進行隔離７４
�。唱保氮保础蕜t２：將單端電路以及物理版圖設計為差分形式７６
�。唱保氮保怠蕜t３：環(huán)路濾波器、偏置產(chǎn)生電路和壓控振蕩器的電源抑制比、
噪聲設計７８
３６ 數(shù)據(jù)通信的時鐘提�。福�
�。唱保丢保薄￠_關式鑒相器８０
３６２ 數(shù)據(jù)恢復延遲鎖相環(huán)和相位插值器８１
�。唱保贰】偨Y８１
�。唱保浮⒖嘉墨I８１
第４章 Ｉ／Ｏ電路中的信號及電源完整性設計８３
�。椽保薄∫裕福�
�。椽保病味耍桑想娐吩O計８４
目 錄Ⅺ
�。椽保勃保薄⊥介_關輸出噪聲８４
�。椽保勃保病y量的同步開關輸出噪聲與仿真值的相關性８７
�。椽保勃保场∑想娫捶植季W(wǎng)絡的測量以及全局電源分布網(wǎng)絡中的反諧振峰值８９
４２４ 信號完整性和電源完整性的聯(lián)合仿真８９
�。椽保勃保怠膶Ｓ眉呻娐沸酒兴姷恼w電源分布網(wǎng)絡阻抗９３
４２６ 頻域內(nèi)的目標阻抗９５
�。椽保勃保贰〔捎靡蕾囉陬l率目標阻抗的信號衰減估計９８
４３ 差分Ｉ／Ｏ設計９９
�。椽保唱保薄〔罘郑桑想娐返男盘柾暾越＃梗�
�。椽保唱保病〔罘謧鬏斁�、串擾噪聲和通孔的影響１００
�。椽保唱保场C織玻璃纖維的共模轉換１０１
�。椽保础∪S系統(tǒng)級封裝中的電源完整性設計和評估１０５
�。椽保椽保薄捒偩�結構的優(yōu)勢１０６
�。椽保椽保病∪N層疊芯片和三維系統(tǒng)級封裝配置１０７
４４３ 完整的電源分布網(wǎng)絡阻抗及其對同步開關輸出噪聲的影響１１３
�。椽保怠】偨Y１１８
�。椽保丁⒖嘉墨I１１９
第５章 電源完整性退化及建模１２１
�。氮保薄”尘埃保玻�
�。氮保病‰娫赐暾越＃保玻�
５２１ 板級電源完整性１２３
�。氮保勃保病》庋b管殼的電源完整性１２４
�。氮保勃保场∑想娫淳W(wǎng)格完整性１２４
�。氮保场‰娫赐暾苑治觯保玻�
�。氮保础☆l域分析１２５
�。氮保怠r域分析１２８
�。氮保丁∧繕俗杩贡尘埃保玻�
�。氮保贰栴}公式化１３０
５８ 最壞情況電源分布網(wǎng)絡輸出電壓噪聲１３０
�。氮保埂o可實現(xiàn)性限制的阻抗１３１
�。氮保保啊【哂锌蓪崿F(xiàn)性限制的阻抗１３３
５１０１ 一階阻抗１３３
�。氮保保蔼保病《A阻抗１３４
�。氮保保薄嶋H電源分布網(wǎng)絡１３９
�。氮保保豹保薄o等效串聯(lián)電阻的理想ＬＣ結構１４０
書單推薦
