出版者的話 推薦語 譯者序 前言 第一部分緒論 第1章 數(shù)字抽象化 1.1數(shù)字信號 1.2數(shù)字信號容忍噪聲 1.3數(shù)字信號表示復(fù)雜數(shù)據(jù) 1-3.1表示一年中的某一天 1.3.2表示減色法 1.4數(shù)字邏輯函數(shù) 1.5數(shù)字電路和系統(tǒng)的Verilog描述 1.6系統(tǒng)中的數(shù)字邏輯 小結(jié) 文獻說明 習(xí)題 第2章 數(shù)字系統(tǒng)設(shè)計實踐 2.1設(shè)計流程 2.1.1設(shè)計規(guī)格 2.1.2概念開發(fā)與可行性 2.1.3劃分與詳細設(shè)計 2.1.4驗證 2.2數(shù)字系統(tǒng)由芯片和電路板構(gòu)建 2.3計算機輔助設(shè)計工具 2.4摩爾定律和數(shù)字系統(tǒng)演變 小結(jié) 文獻說明 習(xí)題 第二部分組合邏輯 第3章 布爾代數(shù) 3.1公理 3.2性質(zhì) 3.3對偶函數(shù) 3.4標準形式 3.5從公式到門電路 3.6用Verilog描述布爾表達式 小結(jié) 文獻說明 習(xí)題 第4章 CMOS邏輯電路 4.1開關(guān)邏輯 4.2 MOS晶體管的開關(guān)模型 4.3 CMOS門電路 4.3.1基本的CMOS門電路 4.3.2反相器、與非門、或非門 4.3.3復(fù)雜門 4.3.4三態(tài)電路 4.3.5應(yīng)避免使用的電路 小結(jié) 文獻說明 習(xí)題 第5章 CMOS電路的延遲和功耗 5.1 靜態(tài)CMOS門的延遲 5.2扇出和驅(qū)動大電容負載 5.3扇入和邏輯功效 5.4延遲計算 5.5延遲優(yōu)化 5.6連線延遲 5.7 CMOS電路的功率損耗 5.7.1動態(tài)功耗 5.7.2靜態(tài)功耗 5.7.3功率調(diào)節(jié) 小結(jié) 文獻說明 習(xí)題 第6章 組合邏輯設(shè)計 6.1組合邏輯 6.2閉合 6.3真值表、最小項和標準形式 第三部分算術(shù)電路 第四部分同步時序邏輯 第五部分實用設(shè)計 第六部分系統(tǒng)設(shè)計 第七部分異步邏輯 附錄 參考文獻