第1章 計算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念
1.1 引言
1.2 計算機(jī)系統(tǒng)結(jié)構(gòu)的概念
1.2.1 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.2.2 計算機(jī)系統(tǒng)結(jié)構(gòu)的定義
1.2.3 計算機(jī)組成和計算機(jī)實現(xiàn)
1.2.4 計算機(jī)系統(tǒng)結(jié)構(gòu)的分類
1.3 定量分析技術(shù)
1.3.1 計算機(jī)系統(tǒng)設(shè)計的定量原理
1.3.2 計算機(jī)系統(tǒng)的性能評測
1.4 計算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展
1.4.1 馮·諾依曼結(jié)構(gòu)
1.4.2 軟件對系統(tǒng)結(jié)構(gòu)的影響
1.4.3 器件發(fā)展對系統(tǒng)結(jié)構(gòu)的影響
1.4.4 應(yīng)用對系統(tǒng)結(jié)構(gòu)的影響
1.5 計算機(jī)系統(tǒng)結(jié)構(gòu)中并行性的發(fā)展
1.5.1 并行性的概念
1.5.2 提高并行性的技術(shù)途徑
1.5.3 單機(jī)系統(tǒng)中并行性的發(fā)展
1.5.4 多機(jī)系統(tǒng)中并行性的發(fā)展
習(xí)題1

第2章 計算機(jī)指令集結(jié)構(gòu)
2.1 指令集結(jié)構(gòu)的分類
2.2 尋址方式
2.3 指令集結(jié)構(gòu)的功能設(shè)計
2.3.1 cIsc指令集結(jié)構(gòu)的功能設(shè)計
2.3.2 RIsc指令集結(jié)構(gòu)的功能設(shè)計
2.3.3 控制指令
2.4 操作數(shù)的類型和大小
2.5 指令格式的設(shè)計
2.6 MIPs指令集結(jié)構(gòu)
2.6.1 MIPs的寄存器
2.6.2 MIPs的數(shù)據(jù)表示
2.6.3 MIPs的數(shù)據(jù)尋址方式
2.6.4 MIPs的指令格式
2.6.5 MIPs的操作
2.6.6 MIPs的控制指令
2.6.7 MIPs的浮點(diǎn)操作
習(xí)題2

第3章 流水線技術(shù)
3.1 流水線的基本概念
3.1.1 什么是流水線
3.1.2 流水線的分類
3.2 流水線的性能指標(biāo)
3.2.1 吞吐率
3.2.2 加速比
3.2.3 效率
3.2.4 流水線性能分析舉例
3.2.5 流水線設(shè)計中的若干問題
3.3 流水線的相關(guān)與沖突
3.3.1 一個經(jīng)典的5段流水線
3.3.2 相關(guān)與流水線沖突
3.4 流水線的實現(xiàn)
3.4.1 MIPs的一種簡單實現(xiàn)
3.4.2 基本的MIPs流水線
3.5 向量處理機(jī)
3.5.1 向量處理方式
3.5.2 向量處理機(jī)的結(jié)構(gòu)
3.5.3 提高向量處理機(jī)性能的方法
3.5.4 向量處理機(jī)的性能評價
習(xí)題3

第4章 指令級并行
4.1 指令級并行的概念
4.2 指令的動態(tài)調(diào)度
4.2.1 動態(tài)調(diào)度的基本思想
4.2.2 Tomasu]o算法
4.3 動態(tài)分支預(yù)測技術(shù)
4.3.1 采用分支歷史表BHT
4.3.2 采用分支目標(biāo)緩沖器BTB
4.3.3 基于硬件的前瞻執(zhí)行
4.4 多指令流出技術(shù)
4.4.1 基于靜態(tài)調(diào)度的多流出技術(shù)
4.4.2 基于動態(tài)調(diào)度的多流出技術(shù)
4.4.3 超長指令字技術(shù)
4.4.4 多流出處理器受到的限制
4.4.5 超流水線處理機(jī)
4.5 循環(huán)展開和指令調(diào)度
4.5.1 循環(huán)展開和指令調(diào)度的基本方法
4.5.2 靜態(tài)超標(biāo)量處理機(jī)中的循環(huán)展開
習(xí)題4

第5章 存儲系統(tǒng)
5.1 存儲系統(tǒng)的層次結(jié)構(gòu)
5.1.1 存儲系統(tǒng)的層次結(jié)構(gòu)
5.1.2 存儲系統(tǒng)的性能參數(shù)
5.1.3 三級存儲系統(tǒng)
5.1.4 存儲層次的4個問題
5.2 Cache基本知識
5.2.1 基本結(jié)構(gòu)和原理
5.2.2 映像規(guī)則
5.2.3 查找方法
5.2.4 Cache的工作過程
5.2.5 替換算法
5.2.6 寫策略
5.2.7 Cache性能分析
5.2.8 改進(jìn)Cache性能
5.3 降低Cache不命中率
5.3.1 三種類型的不命中
5.3.2 增加Cache塊大小
5.3.3 增加cache的容量
5.3.4 提高相聯(lián)度
5.3.5 偽相聯(lián)Cache
5.3.6 硬件預(yù)取
5.3.7 編譯器控制的預(yù)取
5.3.8 編譯優(yōu)化
5.3.9 “犧牲”Cache
5.4 減少Cache不命中開銷
5.4.1 采用兩級Cache
5.4.2 讓讀不命中優(yōu)先于寫
5.4.3 寫緩沖合并
5.4.4 請求字處理技術(shù)
5.4.5 非阻塞Cache技術(shù)
5.5 減少命中時間
5.5.1 容量小、結(jié)構(gòu)簡單的Cache
5.5.2 虛擬Cache
5.5.3 Cache訪問流水化
5.5.4 蹤跡Cache
5.5.5 Cache優(yōu)化技術(shù)總結(jié)
5.6 并行主存系統(tǒng)
5.6.1 單體多字存儲器
5.6.2 多體交叉存儲器
5.6.3 避免存儲體沖突
5.7 虛擬存儲器
5.7.1 基本概念
5.7.2 快速地址轉(zhuǎn)換技術(shù)
5.7.3 頁式虛擬存儲器實例：64位Opteron的存儲管理
5.8 實例：AMDOpteron的存儲器層次結(jié)構(gòu)
……

第6章 輸入／輸出系統(tǒng)
第7章 互連網(wǎng)絡(luò)
第8章 多處理機(jī)
第9章 機(jī)群系統(tǒng)
第10章 多核系統(tǒng)結(jié)構(gòu)與編程
參考文獻(xiàn)