国产成人精品曰本亚洲79,h无码无删减3d动漫在线观看

本書以目前流行的Xilinx7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、VerilogHDL語言及Vivado的應用，并循序漸進地從組合邏輯和時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應用、綜合應用和進階應用。本書具有理論和實踐緊密結(jié)合的特點，在內(nèi)容的設(shè)計上既重視學生對基礎(chǔ)理論知識的認知過程，又通過由易到難的19個實踐逐步提高理論知識及培養(yǎng)開發(fā)能力，為學生提高FPGA設(shè)計開發(fā)能力及提高知識應用素質(zhì)提供平臺與指導。通過本書的學習和實踐，學生能夠達到初級FPGA開發(fā)工程技術(shù)人員的水平。

在電子信息領(lǐng)域. 現(xiàn)場可編程門陣列(ＦＰＧＡ) 廣泛地應用在工業(yè)、軍事、醫(yī)療、商業(yè)、能源等各個行業(yè). 普通高校中通信、電子信息、自動化等專業(yè)大多都需要開設(shè)與ＦＰＧＡ相關(guān)的課程.一般情況下. 學習ＦＰＧＡ的最直接支撐課程是數(shù)字電路. 掌握ＦＰＧＡ的開發(fā)將拓寬學生的知識面. 學生會將學到的內(nèi)容轉(zhuǎn)化為工程實際應用. 對于學生的進一步深造及有競爭力的就業(yè)都有極大的幫助.我從多年數(shù)字電路課程的教學及ＦＰＧＡ選修課的教學中. 以及多年的工程實踐中提煉了一些經(jīng)驗和教訓. 以寫書作為一個小小的總結(jié). 希望學生通過學習本書能夠達到ＦＰＧＡ開發(fā)工程技術(shù)人員的初步水平.本書選用的是ＸｉｌｉｎｘＡｒｔｉｘ￣７系列的ＦＰＧＡ. 因為它的技術(shù)相對新且具備較高的性價比. 另外. 這種ＦＰＧＡ還有可供開發(fā)者直接使用的ＩＰ核資源. 開發(fā)工具就是Ｘｉｌｉｎｘ最新的Ｖｉｖａｄｏ開發(fā)套件. 編程語言選擇ＶｅｒｉｌｏｇＨＤＬ. 為了便于學生的學習. 書中有關(guān)ＦＰＧＡ電路板配置的電路圖保留了廠家的畫法.本書的第一條線索是工程. 我在自己設(shè)計的硬件平臺上編寫和實現(xiàn)了１９個由易到難、循序漸進的工程實例. 而這些工程實例很多是近年來教學的總結(jié). 這些實例分散在第３章~ 第７章.例如最簡單的工程是多數(shù)表決器. 就是第３章組合邏輯設(shè)計實踐的第一個工程. 非常有利于讀者入門. 通過這個工程實例. 學生可掌握開發(fā)的各個步驟. 鞏固ＨＤＬ語言. 是“ 我的第一個工程”. 最后一個工程是實現(xiàn)簡單的示波器. 需要一些運算和處理. 調(diào)用前面工程實現(xiàn)的模塊和ＩＰ. 最后為了調(diào)試加入的Ｖｉｖａｄｏ內(nèi)置邏輯分析儀可解決調(diào)試方面的問題. 所有的工程在附錄中都有相應表格. 方便讀者查找.第二條線索是工程ＶｅｒｉｌｏｇＨＤＬ的學習. 在第２章是關(guān)于ＶｅｒｉｌｏｇＨＤＬ的基礎(chǔ)內(nèi)容. 建議學生快速學習. 然后通過后續(xù)章節(jié)的實踐來真正掌握它. 并不需要死記硬背.第三條線索就是Ｖｉｖａｄｏ的開發(fā). 包括Ｖｉｖａｄｏ安裝、工程和文件的組織、綜合實現(xiàn)及下載、引腳約束、仿真、電路查看、ＩＰ核的使用和設(shè)計、Ｖｉｖａｄｏ下ＸＡＤＣ及ＢＲＡＭ的開發(fā)、內(nèi)置邏輯分析儀的使用等. 如果把Ｖｉｖａｄｏ的開發(fā)作為１章. 一個菜單一個菜單地描述. 將是效率最低的方法. 因此在第２章的后部分進行簡單的描述. 然后在后續(xù)章節(jié)的實踐中一點一點地應用. 自然就掌握了Ｖｉｖａｄｏ.第四條線索是數(shù)字電路的應用. 因此第３章是組合邏輯設(shè)計. 第４章是時序邏輯設(shè)計. 我認為數(shù)字電路是學習ＦＰＧＡ的基礎(chǔ). 而通過ＦＰＧＡ實踐能夠真正掌握數(shù)字電路的內(nèi)容.本書的章節(jié)設(shè)計是:第１章是ＦＰＧＡ基礎(chǔ)及電路設(shè)計. 后續(xù)的開發(fā)需要知道引腳的分配. 所以將電路設(shè)計放在最前面. 這一章不需要詳細講. 建議不超過６個學時.Ⅳ�。兀椋欤椋睿� ＦＰＧＡ原理與實踐———基于Ｖｉｖａｄｏ和ＶｅｒｉｌｏｇＨＤＬ第２章是ＶｅｒｉｌｏｇＨＤＬ語言與Ｖｉｖａｄｏ. 本章所講的ＶｅｒｉｌｏｇＨＤＬ足夠用了. 都是精華. 但需要更少的學時. 因為筆者知道學時非常緊張. 建議６ ~８個學時.第３章是組合邏輯電路設(shè)計與Ｖｉｖａｄｏ進階. 包含了“ 我的第一個工程”. 反復地設(shè)計多數(shù)表決器. 第二個工程就使用了ＩＰ核. 第三個工程就用第二個工程的ＩＰ核來實現(xiàn). 內(nèi)容雖然少.但是可以用６ ~８個學時. 讓學生真正掌握. 原因是這個時候?qū)W生的ＶｅｒｉｌｏｇＨＤＬ編程能力還不夠強. 這章后面給出的習題. 都可以作為課程設(shè)計的內(nèi)容.第４章是時序邏輯電路ＦＰＧＡ實現(xiàn). 通過本章的學習. 學生如果認真實踐. 能夠較深入地掌握數(shù)字電路. 對ＦＰＧＡ的開發(fā)也能夠更加熟練. 建議用８ ~１０個學時.第５章是ＦＰＧＡ基本實踐. 實現(xiàn)流水燈、數(shù)碼管動態(tài)顯示及ＶＧＡ顯示工程. 將進一步提高學生的開發(fā)和應用能力. 教師可以主要講其中的２ ~３個工程實踐. 其他的留給學生自學和自己實踐. 然后通過答疑和討論課來解決問題. 培養(yǎng)學生的自主學習能力和自主實踐能力. 建議８ ~１２個學時.第６章是ＦＰＧＡ綜合實踐. 包括了兩個設(shè)計與實現(xiàn): 電子秒表的設(shè)計與實現(xiàn)、串行異步通信的設(shè)計與實現(xiàn). 電子秒表是一個比較好的綜合性實踐. 建議只對于學習了微機原理的學生講串行異步通信的設(shè)計與實現(xiàn)部分. 建議用４ ~８個學時.第７章ＦＰＧＡ進階原理部分的教學是７系列ＦＰＧＡ芯片的ＸＡＤＣ及ＢＲＡＭ. 在這個基礎(chǔ)上進一步掌握使用Ｖｅｒｉｌｏｇ語言和ＩＰ核等技術(shù)進行模擬量采集及存儲器訪問的項目開發(fā)的流程. 并實現(xiàn)一個多通道電壓表實例及一個示波器實例. 建議至少應講解電壓表的實現(xiàn). 示波器的實例可以給學生們做自學或挑戰(zhàn)式學習. 建議６￣８個學時.附錄Ａ是引腳說明文件. 是我設(shè)計的實驗板的基礎(chǔ)文件. 對看懂電路原理有幫助.附錄Ｂ是實驗板資源. 包括了所有引腳的說明. 做約束文件時必須參考.附錄Ｃ是一種實驗或課程設(shè)計教學安排. 供教師布置實驗題或課程設(shè)計題時參考.附錄Ｄ是所有工程例程的分章節(jié)匯總.附錄Ｅ是一個大而全的約束文件. 為讀者實現(xiàn)約束文件節(jié)約時間.本書的教學視頻和相關(guān)資源. 將放在中國大學( ｉｃｏｕｒｓｅ１６３.. ｏｒｇ) 慕課上. 課程名稱為“數(shù)字設(shè)計ＦＰＧＡ應用”. 本書的代碼和課件、教案、實驗指導書等相關(guān)資源可以在機械工業(yè)出版社教育服務(wù)網(wǎng)( ｗｗｗ.. ｃｍｐｅｄｕ.. ｃｏｍ) 上獲取. 也可以在愛板網(wǎng)( ｗｗｗ.. ｅｅｂｏａｒｄ.. ｃｏｍ / ｂｐ)獲取和交流. 配套實驗板的更多信息可以在附錄Ｂ獲取.電子科技大學的姜書艷、陳瑜、井實老師對書籍的編寫及例程的設(shè)計給予了支持和協(xié)助. 本書的實驗電路板主要由本人及連利波碩士設(shè)計. 趙鵬、謝雄及張桓源也參與了部分工作.感謝機械工業(yè)出版社吉玲編輯的大力支持. 并和我對書籍的寫作進行了大量的交流. 提出了非常好的建議. 另外. 還要感謝選擇本書的同行及給予我很多建議、支持和幫助的朋友.盧有亮于電子科技大學

你還可能感興趣

Xilinx FPGA原理與實踐基于Vivado和Verilog HDL

我要評論