目 錄

第1章 簡(jiǎn)介
1.1 地球環(huán)境次級(jí)粒子的基本知識(shí)
1.2 CMOS半導(dǎo)體器件和系統(tǒng)
1.3 兩種主要的故障模式：電荷收集與雙極放大
1.4 電子系統(tǒng)中故障條件下的四種架構(gòu)：故障-錯(cuò)誤-危害-失效
1.5 軟錯(cuò)誤研究的歷史背景
1.6 本書的一般范圍
參考文獻(xiàn)
第2章 地球環(huán)境輻射場(chǎng)
2.1 一般性輻射來(lái)源
2.2 選擇地球環(huán)境高能粒子的背景知識(shí)
2.3 航空高度的粒子能譜
2.4 地球環(huán)境的放射性同位素
2.5 本章小結(jié)
參考文獻(xiàn)
第3章 輻射效應(yīng)基礎(chǔ)
3.1 輻射效應(yīng)介紹
3.2 截面定義
3.3 光子引起的輻射效應(yīng)（γ和X射線）
3.4 電子引起的輻射效應(yīng)（β射線）
3.5 μ介子引起的輻射效應(yīng)
3.6 質(zhì)子引起的輻射效應(yīng)
3.7 α粒子引起的輻射效應(yīng)
3.8 低能中子引起的輻射效應(yīng)
3.9 高能中子引起的輻射效應(yīng)
3.10 重離子引起的輻射效應(yīng)
3.11 本章小結(jié)
參考文獻(xiàn)
第4章 電子器件和系統(tǒng)基礎(chǔ)
4.1 電子元器件基礎(chǔ)
4.1.1 DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）
4.1.2 CMOS反相器
4.1.3 SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）
4.1.4 浮柵存儲(chǔ)器（閃存）
4.1.5 時(shí)序邏輯器件
4.1.6 組合邏輯器件
4.2 電子系統(tǒng)基礎(chǔ)
4.2.1 FPGA（現(xiàn)場(chǎng)可編程門陣列）
4.2.2 處理器
4.3 本章小結(jié)
參考文獻(xiàn)
第5章 單粒子效應(yīng)輻照測(cè)試方法
5.1 場(chǎng)測(cè)試
5.2 α射線SEE測(cè)試
5.3 重離子輻照測(cè)試
5.4 質(zhì)子束測(cè)試
5.5 高能μ介子測(cè)試方法
5.6 熱/冷中子測(cè)試方法
5.7 高能中子測(cè)試
5.7.1 使用放射性同位素的中能中子源
5.7.2 單色的中子測(cè)試
5.7.3 類似單色的中子測(cè)試
5.7.4 散裂中子測(cè)試
5.7.5 中子能量和通量的衰減
5.8 測(cè)試條件以及注意事項(xiàng)
5.8.1 存儲(chǔ)器
5.8.2 電路
5.9 本章小結(jié)
參考文獻(xiàn)
第6章 集成器件級(jí)仿真技術(shù)
6.1 多尺度多物理軟錯(cuò)誤分析系統(tǒng)概述
6.2 相對(duì)二次碰撞和核反應(yīng)模型
6.2.1 一個(gè)粒子能量譜的能量刻度設(shè)置
6.2.2 相對(duì)次級(jí)碰撞模型
6.2.3 ALS(絕對(duì)實(shí)驗(yàn)系統(tǒng))和ALLS（聯(lián)合實(shí)驗(yàn)系統(tǒng))
6.3 高能中子和質(zhì)子的核內(nèi)級(jí)聯(lián)（INC）模型
6.3.1 核子與靶向核子的穿透過(guò)程
6.3.2 靶核中兩個(gè)核之間二次碰撞概率的計(jì)算
6.3.3 核子-核子碰撞條件的確定
6.4 高能中子和質(zhì)子蒸發(fā)模型
6.5 用于逆反應(yīng)截面的廣義蒸發(fā)模型（GEM）
6.6 中子俘獲反應(yīng)模型
6.7 自動(dòng)器件建模
6.8 設(shè)置部件內(nèi)部核裂變反應(yīng)點(diǎn)的隨機(jī)位置
6.9 離子追蹤算法
6.10 錯(cuò)誤模式模型
6.11 翻轉(zhuǎn)截面的計(jì)算
6.12 在SRAM的22 nm設(shè)計(jì)規(guī)則下軟錯(cuò)誤的縮放效應(yīng)預(yù)測(cè)
6.13 半導(dǎo)體器件中重元素核裂變效應(yīng)影響的評(píng)估
6.14 故障上限仿真模型
6.15 故障上限仿真結(jié)果
6.15.1 電子
6.15.2 μ介子
6.15.3 質(zhì)子的直接電離
6.15.4 質(zhì)子裂變
6.15.5 低能中子
6.15.6 高能中子裂變
6.15.7 次級(jí)宇宙射線的對(duì)照
6.16 SOC的上限仿真方法
6.17 本章小結(jié)
參考文獻(xiàn)
第7章 故障、錯(cuò)誤和失效的預(yù)測(cè)、檢測(cè)與分類技術(shù)
7.1 現(xiàn)場(chǎng)故障概述
7.2 預(yù)測(cè)和評(píng)估SEE引起的故障條件
7.2.1 襯底/阱/器件級(jí)
7.2.2 電路級(jí)
7.2.3 芯片/處理器級(jí)
7.2.4 PCB板級(jí)
7.2.5 操作系統(tǒng)級(jí)
7.2.6 應(yīng)用級(jí)
7.3 原位檢測(cè)SEE引起的故障條件
7.3.1 襯底/阱級(jí)
7.3.2 器件級(jí)
7.3.3 電路級(jí)
7.3.4 芯片/處理器級(jí)
7.3.5 PCB板/操作系統(tǒng)/應(yīng)用級(jí)
7.4 故障條件分類
7.4.1 故障分類
7.4.2 時(shí)域中的錯(cuò)誤分類
7.4.3 拓?fù)淇臻g域中的存儲(chǔ)器MCU分類技術(shù)
7.4.4 時(shí)序邏輯器件中的錯(cuò)誤分類
7.4.5 失效分類：芯片/板級(jí)的部分/全部輻照測(cè)試
7.5 每種架構(gòu)中的故障模式
7.5.1 故障模式
7.5.2 錯(cuò)誤模式
7.5.3 失效模式
7.6 本章小結(jié)
參考文獻(xiàn)
第8章 電子元件和系統(tǒng)的故障減緩技術(shù)
8.1 傳統(tǒng)的基于疊層的減緩技術(shù)及其局限性與優(yōu)化
8.1.1 襯底/器件級(jí)
8.1.2 電路/芯片/處理器層
8.1.3 多核處理器
8.1.4 PCB板/操作系統(tǒng)/應(yīng)用級(jí)
8.1.5 實(shí)時(shí)系統(tǒng)：機(jī)動(dòng)車與航空電子
8.1.6 局限性與優(yōu)化
8.2 超減緩技術(shù)面臨的挑戰(zhàn)
8.2.1 軟硬件協(xié)同工作
8.2.2 SEE響應(yīng)波動(dòng)下的失效減緩
8.2.3 跨層可靠性（CLR）/層間內(nèi)建可靠性（LABIR）
8.2.4 癥狀驅(qū)動(dòng)的系統(tǒng)容錯(cuò)技術(shù)
8.2.5 比較針對(duì)系統(tǒng)失效的減緩策略
8.2.6 近期挑戰(zhàn)
8.3 本章小結(jié)
參考文獻(xiàn)
第9章 總結(jié)
9.1 總結(jié)甚大規(guī)模集成器件和電子系統(tǒng)的地球環(huán)境輻射效應(yīng)
9.2 將來(lái)的方向與挑戰(zhàn)
附錄
英文縮略語(yǔ)對(duì)照表