定 價:35 元
叢書名:應(yīng)用型本科信息大類專業(yè)
當(dāng)前圖書已被 16 所學(xué)校薦購過!
查看明細(xì)
- 作者:王術(shù)群 著
- 出版時間:2020/7/1
- ISBN:9787568060516
- 出 版 社:華中科技大學(xué)出版社
- 中圖法分類:TN79-33
- 頁碼:144
- 紙張:膠版紙
- 版次:1
- 開本:16
本書是一本兼顧傳統(tǒng)設(shè)計方法和FPGA設(shè)計的數(shù)字電路課程實驗書。
本書由基礎(chǔ)型、綜合型、設(shè)計型、拓展創(chuàng)新型四層次由淺入深,與理論課程緊密貼合的實驗項目組成。全書共分四部分,內(nèi)容包括: FPGA的實驗平臺軟硬件介紹;傳統(tǒng)實驗平臺實驗;基于FPGA平臺實驗——原理圖篇;基于FPGA平臺實驗——程序篇。
本書結(jié)構(gòu)合理,層次清楚,不僅可作為電子、通信、控制、計算機(jī)應(yīng)用等專業(yè)在校學(xué)生的實驗用教材,也可作為數(shù)字電路工程技術(shù)人員和電子制作愛好者的參考用書。
(1)本書是一本兼顧傳統(tǒng)設(shè)計方法和FPGA設(shè)計的數(shù)字電路課程實驗書。
(2)本書使用的FPGA平臺實驗主要采用基于Xilinx Artix 7系列芯片的Basys3板卡或者EGo1開發(fā)板,當(dāng)然選其他的FPGA開發(fā)板也是可以的。
(3)本書中使用的計算機(jī)輔助設(shè)計工具即開發(fā)軟件是Xilinx公司的Vivado軟件。
隨著計算機(jī)技術(shù)和半導(dǎo)體技術(shù)的發(fā)展,特別是隨著FPGA(現(xiàn)場可編輯程門陣列)及其硬件描述語言的使用頻率不斷增高,傳統(tǒng)的數(shù)字電路教學(xué)及實驗已不能適應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展。
本書是為“數(shù)字電路”課程編寫的基于FPGA平臺的實驗教材,宗旨是希望能在傳統(tǒng)實驗和計算機(jī)輔助設(shè)計工具的實際應(yīng)用之間提供一種恰到好處的平衡,主要內(nèi)容由基于傳統(tǒng)實驗平臺實驗+基于FPGA平臺實驗兩部分共同組成;趥鹘y(tǒng)實驗平臺的驗證性實驗選取的是經(jīng)典的傳統(tǒng)試驗,其難度循序漸進(jìn),直觀形象,符合學(xué)生的認(rèn)知梯度,由學(xué)生分別在2~3周內(nèi)完成,作為基本技能訓(xùn)練。基于FPGA平臺實驗運用計算機(jī)輔助設(shè)計工具,可以讓學(xué)生了解自動化設(shè)計技術(shù)的優(yōu)點與趨勢。這個部分結(jié)合理論課程基本概念設(shè)計了許多由簡到難的漸進(jìn)式實驗項目。這些項目涉及一些簡單的電路設(shè)計,我們用原理圖或硬件語言文本方式均可完成這些電路的設(shè)計。在基本概念建立起來之后,教師要引導(dǎo)學(xué)生掌握項目的實現(xiàn)方法,了解電路的多樣性及可移植性,后期可以很方便地拓展實現(xiàn)一些比較復(fù)雜的案例,甚至進(jìn)行自主創(chuàng)新性設(shè)計,這是傳統(tǒng)實驗很難實現(xiàn)的。
本書使用的FPGA平臺實驗主要采用基于Xilinx Artix 7系列芯片的Basys3板卡或者EGo1開發(fā)板,當(dāng)然選其他的FPGA開發(fā)板也是可以的。
本書中使用的計算機(jī)輔助設(shè)計工具即開發(fā)軟件是Xilinx公司的Vivado軟件。Vivado能自動地把設(shè)計映射到Xilinx公司的FPGA中。學(xué)生可以進(jìn)行功能仿真,也可以對最終電路進(jìn)行詳細(xì)的時序仿真。如果仿真成功,下載后可以在真實的芯片中實現(xiàn)設(shè)計。
Vivado提供了兩種設(shè)計輸入工具:硬件描述語言(HDL)和電路原理圖。在本書中,第3章提供了電路原理圖輸入設(shè)計的大量例子。FPGA 開發(fā)流程比較復(fù)雜,加之Vivado軟件純英文的界面,這對大二的學(xué)生來說都是不可小視的難點。如果實驗可以繞開硬件描述語言,調(diào)用IP核,只做電路原理圖,那么這對于課時緊張的學(xué)校是一種可行的選擇。但是不能回避基于硬件描述語言的設(shè)計,因為這種方法在實際應(yīng)用中效率最高。本書第4章詳細(xì)地描述了基于Verilog語言的大量實驗案例,相信學(xué)生掌握了這些,可以了解現(xiàn)代數(shù)字電路的設(shè)計方法,為成為數(shù)字電路設(shè)計師打下堅實的基礎(chǔ)。本書主要內(nèi)容如下。
第1章介紹實驗硬件平臺和軟件平臺,使同學(xué)們快速認(rèn)識并使用平臺。
第2章保留了三個傳統(tǒng)實驗,測試實物芯片參數(shù)指標(biāo),使同學(xué)們對芯片有直觀的認(rèn)識,完成基礎(chǔ)型實驗。
第3章為IP核調(diào)用,用原理圖輸入法、HDL語言零基礎(chǔ)完成綜合設(shè)計型實驗。這部分是整本書的核心部分,不光有三變量表決電路、四路競賽搶答器這樣的單一實驗,更有數(shù)字鐘這樣的大型完整案例。這里,數(shù)字鐘案例被拆分成顯示譯碼、計數(shù)器、二進(jìn)制計數(shù)器顯示等由簡到難的實驗項目。
第4章給出第3章對應(yīng)實驗的Verilog代碼,供同學(xué)們學(xué)習(xí),在理解的基礎(chǔ)上修改代碼完成對應(yīng)綜合設(shè)計型實驗。這章由容易理解的實驗案例入手,弱化HDL語法,同學(xué)們不再感到枯燥乏味,而是覺得水到渠成。當(dāng)然這部分也給出了有限狀態(tài)機(jī)三進(jìn)程模板,以供同學(xué)們完成對應(yīng)拓展創(chuàng)新型實驗。
教學(xué)中,本書中的所有實驗可以在一個學(xué)期內(nèi)完成;如果課時不夠,實驗也可以在半個學(xué)期內(nèi)完成 (只講解第1~3章,不講解第4章)。當(dāng)然,本書不僅適用于“數(shù)字電路”課程,還適用于一般的EDA(電子設(shè)計自動化)設(shè)計課程。
本書的編寫工作,在Xilinx大學(xué)計劃的支持下進(jìn)行,獲得了大量的軟硬件平臺資料,西南民族大學(xué)電子教研室亦給予了很多幫助,在此一并表示感謝。本書第1章、附錄由肖建平執(zhí)筆,第2章由楊麗執(zhí)筆,第3章、第4章由王術(shù)群執(zhí)筆。全書由王術(shù)群統(tǒng)稿。
由于編者水平有限,書中難免有疏漏之處,請讀者提出寶貴意見,以便于本書修訂和完善。
1、教授相關(guān)課程多年,一線教學(xué)經(jīng)驗豐富。細(xì)目如下:數(shù)字邏輯與數(shù)字電路2006-2018 數(shù)字邏輯與數(shù)字電路課程設(shè)計2015-2017 電路計輔設(shè)計2010-2018 專業(yè)英語2006-2012 可編程邏輯器件原理與應(yīng)用2007-2018 2、主持多項教改項目,有迫切教改需求。細(xì)目如下: 2018年中央高校教育教學(xué)改革專項項目:新工科中央高校教改項目 主持 2017年校級專業(yè)學(xué)位研究生示范性課程建設(shè)項目:可編程原理及器件案例式教學(xué)設(shè)計 主持 2016年校級教育教學(xué)改革項目:基于FPGA的\"口袋實驗室\"構(gòu)建——數(shù)字電路實驗課程改革 主持 2017年西部高校電工電子基礎(chǔ)課實驗案例設(shè)計競賽 二等獎 3、承擔(dān)科研項目,關(guān)注行業(yè)發(fā)展前沿。細(xì)目如下: 2018 中央高;究蒲袠I(yè)務(wù)費專項基金項目----生物農(nóng)業(yè)照明用智能化LED燈(排名第1); 2012 中央高;究蒲袠I(yè)務(wù)費專項基金項目----無線分布式照明節(jié)能管理系統(tǒng)(排名第1); 2012科技部創(chuàng)新基金---- \"節(jié)節(jié)升\"照明系統(tǒng)(排名第4) 2018國家實用新型專利(排名第1),基于FPGA的局部重配置系統(tǒng),授權(quán)號CN207780770U 2018國家實用新型專利(排名第1),一種抗干擾的ZigBee帶狀網(wǎng)絡(luò)結(jié)構(gòu),授權(quán)號CN207720426U 2016國家發(fā)明專利(排名第3),行人、車輛導(dǎo)航路線自動匹配終端、系統(tǒng)及方法,授權(quán)號CN103344327B,
第1章基于FPGA的實驗平臺介紹/1
1.1FPGA 的基本結(jié)構(gòu)及特點/1
1.2基于FPGA的設(shè)計流程/3
1.3實驗硬件平臺/4
1.4HDL硬件語言簡介/11
1.5軟件平臺——Vivado基礎(chǔ)/11
第2章基于傳統(tǒng)實驗平臺實驗/16
2.1傳統(tǒng)實驗方法介紹/16
2.2TTL、CMOS集成邏輯門的邏輯功能與參數(shù)測試/17
2.3組合邏輯電路的設(shè)計與測試/22
2.4觸發(fā)器及其應(yīng)用/25
第3章基于FPGA的“口袋實驗室”實驗——原理圖篇/32
3.1IP庫使用說明/32
3.274LS00與非門實驗/33
3.3組合邏輯實現(xiàn)三變量表決電路/51
3.4顯示譯碼實驗/56
3.5觸發(fā)器實現(xiàn)四路競賽搶答器/59
3.6計數(shù)器實驗/61
3.74位十六進(jìn)制計數(shù)器顯示/66
3.84位簡易數(shù)字鐘案例/68
第4章基于FPGA平臺實驗——程序篇/74
4.1Verilog HDL簡介/74
4.238譯碼器及仿真實驗/76
4.3加法器設(shè)計/84
4.4位寬可設(shè)置的加法器封裝制定IP核/89
4.5觸發(fā)器四路競賽搶答器Verilog實驗/94
4.6動態(tài)掃描數(shù)碼管顯示實驗/97
4.7計數(shù)器Verilog實驗/102
4.8狀態(tài)機(jī)設(shè)計序列檢測器實驗/105
4.94位簡易數(shù)字鐘Verilog實驗/110
4.10ADC0809 實驗/115
附錄AEGo1開發(fā)板用戶手冊/121
參考文獻(xiàn)/138