|
關于我們
 書單推薦 新書推薦 |
數字電路與邏輯設計 
定 價：48 元
9 7 6 8 5 7 6 5 9 6 4 0 6 
本書是基于OBE教育理念，按照電子信息類專業(yè)培養(yǎng)目標，采用反向設計的方法而編寫的。本書詳細介紹了數字邏輯電路的基礎理論和分析、設計方法，并把數字電路的VHDL語言描述結合其中，詳細介紹了數字電路系統的設計與仿真方法。此外，書中提供了大量采用Proteus和Quartus軟件進行設計的實驗項目和課程設計項目，以提高學生的應用能力。
本書可以作為高等學校電子信息類專業(yè)教材，也可以供數字電路設計人員參考。
在長期的教學過程中，經常聽到同學們反映數字電路比模擬電路好學。如果僅僅是認識門電路、觸發(fā)器、少量中規(guī)模芯片的功能，搭接簡單的數字電路，如在面包板上實現數字鐘，等等，得出這個結論未嘗不可。學習數字電路至少有兩個目的，一是為后續(xù)的微機原理課程打下基礎，便于我們理解CPU、存儲器、接口電路的結構及工作原理，在此基礎上才能編寫程序，讓微機按照我們的意圖工作；二是直接利用數字電路知識進行數字電路系統的設計。數字電路不能完全由小、中規(guī)模芯片組成，這樣結構過于龐雜。所以，在學習數字電路的同時應同時學習VHDL（Veryhighspeed integrated circuit Hardware Description Language，超高速集成電路硬件描述語言）或Verilog的電路描述方法，利用可編程邏輯芯片來設計數字電路。本書把傳統的數字電路和基于VHDL語言的電路描述設計有機融合，在編寫方式上力圖改變實踐教學為理論教學服務或忽視實踐教學的做法，根據人才培養(yǎng)目標，設計實踐教學的最終目的、具體內容、實施過程，將傳統以理論教學為主轉變?yōu)槔碚撆c實驗相結合的教學方法，著重培養(yǎng)學生的數字邏輯電路設計能力。使用本書前應具備“C語言程序設計”“電路原理”“模擬電路”等課程的基礎知識。本書選擇VHDL語言進行電路描述，但不涉及太多的語法，只需掌握IF、CASE語句即可。本書建議理論學時60、實驗學時30、課程設計1周， 具體教學安排如下：
第1章 數制與編碼（6學時）：先介紹二、十進制數及其之間的進制轉換；再介紹幾種二-十進制編碼，以及利用二-十進制編碼進行加法運算、運算和的調整方法；然后介紹格雷碼；最后以兩個2421BCD碼加法電路設計為例，進行基于VHDL電路描述的設計介紹，將會用到QUARTUSⅡ設計軟件，軟件使用方法在第7章的7.3節(jié)進行詳細介紹；通過軟件仿真，初步認識電路設計中出現的“競爭與冒險”現象。
第2章 邏輯代數基礎（8學時）： 介紹了邏輯代數基礎、數字邏輯電路的設計方法，并鞏固了數字邏輯電路的設計方法。其中會用到Proteus電路設計仿真軟件，該軟件的使用方法將在第7.1節(jié)進行詳細介紹。第1、2章均介紹了兩個2421BCD碼加法電路設計，分別給出了兩種數字電路設計方法。
第3章 集成邏輯門電路（6學時）：介紹CMOS集成門電路，使學生理解諸如邏輯代數“與”運算和電路中邏輯與門的“與”運算之間的區(qū)別，從而為學習后續(xù)章節(jié)的數字邏輯電路設計打下基礎。通過第2、3章的學習，使學生理解電路設計中為什么會出現“競爭與冒險”現象，掌握靜態(tài)冒險的檢查與消除。
第4章 中規(guī)模組合電路及VHDL描述設計（10學時）：介紹常用的中規(guī)模組合電路芯片及其應用設計，以及相應的VHDL描述設計；通過中規(guī)模電路及門電路設計、VHDL描述設計，實現5421碼數據的加法運算，包括編碼輸入和譯碼輸出。通過第1～4章的學習，初步掌握傳統的數字電路設計、基于VHDL語言的電路描述設計方法。
第5章 集成觸發(fā)器（8學時）：介紹有記憶功能的電路（觸發(fā)器）的組成及工作原理；通過7路搶答器的設計，理解為什么電路中需要記憶單元，以及如何設計記憶單元。
第6章 時序邏輯電路的分析、設計和描述（22學時）：通過大量舉例，介紹時序邏輯電路的分析、設計和描述； 利用74LS192、74LS153、門電路、觸發(fā)器來設計萬年歷，介紹傳統數字電路的設計方法；通過紅外傳輸系統的設計與仿真，介紹基于VHDL語言的電路設計方法。上述兩個數字電路設計將會應用第7章的多數實驗內容，建議理論課與實驗課同步進行，并適當增加、修改一些功能要求，或改變設計方法。這兩個電路也適合用于課程設計。此章是本書份量最重的一章。
第7章 實驗與課程設計：介紹了數字電路設計中需要用到的軟件的使用方法，詳細介紹了實驗項目、課程設計項目。
本書適合進行線上線下混合式教學，同時提供教學課件，配套的課程網站有：超星爾雅：https://mooc1-1.chaoxing.com/course/template60/92757197.html；中國大學MOOC：http://www.icourse163.org/learn/preview/JMU-1205706806?tid=1205992221#/learn/content. 本書第1～6章由方怡冰編著，第7章由鄭新旺編著。書中的例子都是經過多年的教學實踐、提煉后精心選擇的，均通過仿真、下載、實際電路調試。
本書將傳統數字電路與VHDL電路描述設計有機融合，從數字電路的角度學習VHDL描述設計，并不強調VHDL語法學習，不增加數字電路理論課時，只適當增加實驗課時，就可以利用課程設計驗證學習效果。學生們掌握了VHDL描述設計方法后，也有助于學習Verilog描述設計方法。
方怡冰
第1章 數制與編碼 1
1.1 進位計數制 2
1.1.1 基數和權 2
1.1.2 2n進制數之間的轉換 2
1.1.3 十進制數和二進制數的轉換 3
1.2 二-十進制編碼 4
1.2.1 幾種二-十進制編碼 4
1.2.2 二-十進制編碼的加法 6
1.2.3 加法電路的VHDL描述 8
1.3 格雷碼 12
習題 15
第2章 邏輯代數基礎 16
2.1 基本概念 16
2.1.1 邏輯變量和邏輯函數 16
2.1.2 基本邏輯運算 16
2.1.3 導出邏輯運算 18
2.1.4 邏輯函數的表示方法 20
2.2 邏輯代數的定理和規(guī)則 23
2.2.1 邏輯代數的基本定律 23
2.2.2 常用公式 23
2.2.3 展開定理 24
2.2.4 邏輯代數的三個規(guī)則 25
2.3 邏輯函數的標準表達式 25
2.3.1 標準與或式 26
2.3.2 標準或與式 27
2.3.3 不完全確定的邏輯函數 28
2.4 數字邏輯電路設計方法 30
2.4.1 邏輯電路的設計 30
2.4.2 兩個2421BCD碼相加和的調整電路設計 31
習題 35
第3章 集成邏輯門電路 39
3.1 MOS晶體管 39
3.1.1 MOS晶體管的分類 39
3.1.2 MOS管的三個工作區(qū) 40
3.1.3 MOS管的開關時間 40
3.2 CMOS反相器 41
3.2.1 CMOS反相器的結構和工作原理 41
3.2.2 CMOS反相器的電壓傳輸特性 42
3.2.3 CMOS反相器功耗 44
3.2.4 CMOS反相器的開關時間 44
3.3 CMOS其他邏輯門電路 45
3.3.1 CMOS與非門 45
3.3.2 CMOS或非門 46
3.3.3 門的輸入端數的擴展 47
3.3.4 緩沖門、與門及或門 47
3.3.5 CMOS與或非門和異或門 48
3.4 CMOS集成電路的輸出結構 49
3.4.1 推挽輸出 49
3.4.2 三態(tài)輸出 49
3.4.3 漏極開路輸出 50
3.5 CMOS電路使用中應該注意的問題 51
3.6 TTL邏輯門電路簡介 53
3.7 組合邏輯電路的競爭與冒險 54
3.7.1 冒險的分類 55
3.7.2 冒險的檢查及消除 56
習題 58
第4章 中規(guī)模組合電路及VHDL描述設計 61
4.1 常見組合電路結構 61
4.2 編碼器 62
4.2.1 普通編碼器的VHDL描述 62
4.2.2 2421碼編碼器的VHDL描述 65
4.2.3 優(yōu)先編碼器74HC148 66
4.2.4 優(yōu)先權編碼器的VHDL描述 68
4.3 譯碼器 69
4.3.1 普通譯碼器的VHDL描述 69
4.3.2 2421碼譯碼器的VHDL描述 70
4.3.3 中規(guī)模譯碼器74HC139、74HC138、74HC154 71
4.3.4 用VHDL描述中規(guī)模譯碼器74HC138
74
4.3.5 顯示譯碼器74LS47、74LS48 75
4.3.6 用VHDL描述顯示譯碼器 77
4.4 加法器 78
4.4.1 中規(guī)模全加器74LS83、74HC283
78
4.4.2 利用中規(guī)模全加器做全減器 79
4.4.3 利用VHDL描述加/減法器 81
4.4.4 中規(guī)模電路設計 83
4.5 數據選擇器 85
4.5.1 用VHDL描述數據選擇器 86
4.5.2 利用中規(guī)模數據選擇器設計電路 87
4.6 數值比較器 92
4.7 綜合設計 94
4.7.1 用中規(guī)模電路及門電路設計 96
4.7.2 用VHDL設計 97
4.7.3 利用4位V5421FULL加法電路擴展設計8位加法電路 108
習題 109
第5章 集成觸發(fā)器 115
5.1 觸發(fā)器的基本特性及其記憶作用 116
5.2 電位型觸發(fā)器 117
5.2.1 基本RS觸發(fā)器 117
5.2.2 帶使能端的RS觸發(fā)器 123
5.2.3 D觸發(fā)器 123
5.2.4 鎖存器 124
5.3 時鐘控制的集成觸發(fā)器 125
5.3.1 主從觸發(fā)器 125
5.3.2 T觸發(fā)器 129
5.3.3 邊沿觸發(fā)器 129
5.4 集成觸發(fā)器的時間參數 133
5.4.1 建立時間和保持時間 133
5.4.2 時鐘信號的時間參數 134
習題 134
第6章 時序邏輯電路的分析、設計和描述 139
6.1 時序電路基礎 139
6.1.1 同步時序電路的分類和描述 139
6.1.2 常用時序電路 140
6.2 小規(guī)模計數器的分析、設計及VHDL描述 142
6.2.1 小規(guī)模計數器的分析 142
6.2.2 小規(guī)模計數器的設計 146
6.3 小規(guī)模一般時序電路的設計及VHDL描述 152
6.3.1 投幣機的設計舉例 152
6.3.2 空調溫度調節(jié)電路設計舉例 158
6.4 中規(guī)模集成計數器及應用設計 162
6.4.1 可預置十進制可逆計數器74LS192 163
6.4.2 利用74LS192設計萬年歷 167
6.4.3 四位二進制加1計數器74LS169 172
6.5 小規(guī)模移位寄存器及VHDL描述 176
6.5.1 移位寄存器的構成 176
6.5.2 環(huán)形、扭環(huán)形計數器 178
6.5.3 序列信號發(fā)生器 181
6.6 中規(guī)模移位寄存器及應用設計 190
6.6.1 通用移位寄存器74LS194及序列信號發(fā)生器設計 191
6.6.2 JK輸入的移位寄存器74LS195及M序列的縮短設計 192
6.6.3 8位移位寄存器74LS164及串—并轉換電路設計 193
6.6.4 8位移位寄存器74LS166及并—串轉換電路設計 197
6.6.5 8位并—串—并轉換電路設計 199
6.6.6 利用中規(guī)模芯片設計序列信號發(fā)生器電路 200
6.7 序列信號的產生與接收檢測電路的設計 203
6.7.1 序列信號發(fā)生器電路的VHDL描述 203
6.7.2 序列信號接收檢測電路設計 204
6.7.3 組成完整的序列信號產生和接收檢測電路 208
6.8 紅外傳輸系統的設計與仿真 209
6.8.1 空調機溫度信號、基帶信號產生及調制信號產生電路 211
6.8.2 空調機溫度調節(jié)總電路及接收解碼 214
6.8.3 仿真結果分析 216
習題 218
第7章 實驗與課程設計 226
7.1 Proteus快速入門 226
7.2 FPGA開發(fā)板簡介 230
7.3 基于FPGA開發(fā)板的Quartus使用教程 239
7.4 實驗項目 256
7.4.1 組合邏輯電路實驗(一) 256
7.4.2 組合邏輯電路實驗(二) 258
7.4.3 組合邏輯電路實驗(三) 260
7.4.4 組合邏輯電路實驗(四) 263
7.4.5 組合邏輯電路實驗(五) 265
7.4.6 組合邏輯電路實驗(六) 267
7.4.7 組合邏輯電路實驗(七) 271
7.4.8 時序邏輯電路實驗(一) 274
7.4.9 時序邏輯電路實驗(二) 276
7.4.10 時序邏輯電路實驗(三) 277
7.4.11 時序邏輯電路實驗(四) 280
7.4.12 時序邏輯電路實驗(五) 282
7.4.13 時序邏輯電路實驗(六) 286
7.5 系統綜合設計項目 289
7.5.1 數字萬年歷 289
7.5.2 基于紅外通信的空調溫度控制器 297
7.5.3 交通信號燈控制器 301
7.5.4 紅外遙控數字密碼鎖 302
參考文獻 304
你還可能感興趣
我要評論
|
