隨著電子工程與計算機(jī)科學(xué)的迅猛發(fā)展，數(shù)字電路系統(tǒng)的發(fā)展十分迅速。電子元件在最近幾十年經(jīng)歷了從小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)到超大規(guī)模集成電路(VLSI)的發(fā)展歷程。從簡單可編程元件到高密度可編程元件，設(shè)計方法也從根本上發(fā)生了轉(zhuǎn)變： 由原來的手工設(shè)計發(fā)展到現(xiàn)在的電子設(shè)計自動化(EDA)設(shè)計。為了提高系統(tǒng)的可靠性與通用性，可編程邏輯元件(PLD)尤其是現(xiàn)場可編程邏輯元件(FPGA)被大量應(yīng)用，在PLD的開發(fā)過程中，EDA技術(shù)的出現(xiàn)帶來了電子系統(tǒng)設(shè)計的革命性變化。

本書以EDA工程技術(shù)和片上系統(tǒng)（SoC）設(shè)計技術(shù)為主線，對傳統(tǒng)的教學(xué)內(nèi)容和課程體系進(jìn)行重組和整合，教材在編寫時突破傳統(tǒng)課程體系的制約，對課程體系等進(jìn)行綜合改革，融入本領(lǐng)域最新的科研與教學(xué)改革成果，確保課程的系統(tǒng)性與先進(jìn)性，使之能更好地適應(yīng)21世紀(jì)人才培養(yǎng)的需要。教材的主要特點(diǎn)如下：

(1) 創(chuàng)新性。本教材突破傳統(tǒng)的硬件描述語言教學(xué)模式和流程，將普遍認(rèn)為較難學(xué)習(xí)的硬件描述語言VHDL和Verilog用全新的實(shí)例教學(xué)理念和編排方式給出，并與EDA工程技術(shù)有機(jī)結(jié)合，達(dá)到良好的教學(xué)效果。教材以數(shù)字電路設(shè)計為基點(diǎn)，從實(shí)例的介紹中引出硬件描述語言語句語法內(nèi)容，通過一些簡單、直觀、典型的實(shí)例，將硬件描述語言中最核心、最基本的內(nèi)容解釋清楚，使讀者在很短的時間內(nèi)就能有效地掌握硬件描述語言的主干內(nèi)容，并用于設(shè)計實(shí)踐。

(2) 系統(tǒng)性。本書內(nèi)容全面，注重基礎(chǔ)，理論聯(lián)系實(shí)際，不僅全面介紹EDA技術(shù)基礎(chǔ)知識，如兩種硬件描述語言VHDL和Verilog、CPLD/FPGA軟件開發(fā)，而且在此基礎(chǔ)上全面介紹FPGA開發(fā)的高階設(shè)計內(nèi)容，如可編程片上系統(tǒng)SOPC的應(yīng)用開發(fā)，真正具備了從底層數(shù)字電路開發(fā)到高層集成電路應(yīng)用開發(fā)的系統(tǒng)性知識。另外本書使用大量圖表說明問題，文字簡練、針對性強(qiáng)，設(shè)計實(shí)例都通過編譯，設(shè)計文件和參數(shù)選擇都經(jīng)過驗(yàn)證，便于讀者對內(nèi)容的理解和掌握。

(3) 實(shí)用性。本書注重實(shí)用、講述清楚、由淺入深，書中的實(shí)例具有很高的參考價值和實(shí)用價值，能夠使讀者掌握較多的實(shí)戰(zhàn)技能和經(jīng)驗(yàn)。它既可作為高等院校電氣、自動化、計算機(jī)、通信、電子類專業(yè)的研究生、本科生的教材或參考書，也可供廣大ASIC設(shè)計人員和電子電路設(shè)計人員閱讀參考。

本書分為11章。

第1章是EDA技術(shù)的概述，介紹EDA技術(shù)的發(fā)展、EDA設(shè)計流程及EDA技術(shù)設(shè)計的領(lǐng)域。

第2章主要介紹CPLD/FPGA元件，包括可編程邏輯元件的發(fā)展、分類及原理，重點(diǎn)介紹Altera公司不同型號FPGA的結(jié)構(gòu)及特點(diǎn)。

第3章主要介紹Altera公司的早期設(shè)計工具M(jìn)AX+plus Ⅱ。它支持原理圖、VHDL和Verilog語言文本文件，以及波形與EDIF等格式的文件作為設(shè)計輸入，并支持這些文件的任意混合設(shè)計。MAX+plus Ⅱ具有門級仿真器，可以進(jìn)行功能仿真和時序仿真，能夠產(chǎn)生精確的仿真結(jié)果。

第4章主要介紹當(dāng)前主流的FPGA設(shè)計工具Quartus Ⅱ。Quartus Ⅱ集成環(huán)境包括可編程邏輯元件設(shè)計、綜合、布局、布線、驗(yàn)證和仿真。Quartus Ⅱ設(shè)計工具提供了一個完整的多平臺開發(fā)環(huán)境，它包含整個FPGA和CPLD設(shè)計階段的解決方案。此外，Quartus Ⅱ 設(shè)計工具提供全流程的可視化圖形用戶界面。

第5章主要介紹Quartus Ⅱ 軟件與第三方仿真工具M(jìn)odelSim的使用，ModelSim具有強(qiáng)大的模擬仿真功能，在設(shè)計、編譯、仿真、調(diào)試開發(fā)過程中，有一整套工具可供使用，而且操作起來非常靈活，支持多款操作系統(tǒng)，它能很好地與操作系統(tǒng)環(huán)境協(xié)調(diào)工作。

第6章和第7章分別介紹VHDL和Verilog HDL兩種常用硬件描述語言的基礎(chǔ)知識。VHDL和Verilog HDL作為IEEE標(biāo)準(zhǔn)的硬件描述語言，經(jīng)歷了20多年的發(fā)展、應(yīng)用和完善，以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計結(jié)構(gòu)、靈活的語言表達(dá)風(fēng)格和多層次的仿真測試手段，在電子設(shè)計領(lǐng)域獲得了普遍的認(rèn)同和廣泛的接受，成為現(xiàn)代EDA領(lǐng)域的首選硬件描述語言。

第8章主要介紹EDA設(shè)計中一些重要的概念，對建立/保持時間、競爭冒險現(xiàn)象、時鐘種類、信號延時、流水線設(shè)計技術(shù)和有限狀態(tài)機(jī)等做了介紹。

第9章主要介紹Nios Ⅱ嵌入式處理器。 Nios Ⅱ嵌入式處理器獨(dú)特的優(yōu)勢能夠?yàn)閼?yīng)用選擇合適的系統(tǒng)，包括處理器性能、混合外設(shè)以及系統(tǒng)配置等。而且，開發(fā)平臺還可以幫助迅速發(fā)布產(chǎn)品，隨時增加新特性，可以滿足新興標(biāo)準(zhǔn)和多變的客戶需求。

第10章主要介紹Altera公司重要的嵌入式設(shè)計工具SOPC Builder，SOPC Builder包含在Quartus Ⅱ軟件中，它為建立SOPC系統(tǒng)提供圖形化環(huán)境。SOPC Builder中已經(jīng)包含了Nios Ⅱ處理器以及一些常用的外設(shè)IP模塊，用戶也可以設(shè)計自己的外設(shè)IP。

第11章主要介紹設(shè)計工具DSP Builder，DSP Builder是Altera公司推出的一個數(shù)字信號處理（DSP）開發(fā)工具，它在Quartus Ⅱ FPGA設(shè)計環(huán)境中集成了MathWorks的Matlab和Simulink DSP開發(fā)軟件。Altera公司的DSP系統(tǒng)體系解決方案是一項(xiàng)具有開創(chuàng)性的解決方案，它將FPGA的應(yīng)用領(lǐng)域從多通道高性能信號處理擴(kuò)展到很廣泛的基于主流DSP的應(yīng)用，是Altera公司第一款基于C代碼的可編程邏輯設(shè)計流程。

為方便教學(xué)，本書電路符號采用了常用形式，未采用國標(biāo)符號。

本書由李鴻強(qiáng)教授組織編寫。李鴻強(qiáng)教授策劃了全書的主要內(nèi)容，李鴻強(qiáng)、段曉杰、張誠、陳力穎、高鐵成、張艷麗、謝睿參加了編寫。其中第1、2章由李鴻強(qiáng)編寫，第3章由李鴻強(qiáng)、謝睿編寫，第4、5章由張艷麗、李鴻強(qiáng)編寫，第6章由段曉杰編寫，第7章由陳力穎編寫，第8、9（部分）章由李鴻強(qiáng)、謝睿編寫，第10章由張誠編寫，第9（部分）、11章由高鐵成編寫。全書由李鴻強(qiáng)和謝睿參與統(tǒng)稿。十分感謝各位老師及研究生對本書編寫提供的幫助。

由于電子技術(shù)的高速發(fā)展，應(yīng)用領(lǐng)域繁雜，并且編者水平和掌握的資料有限，加之時間倉促，書中難免存在不妥之處，懇請各位讀者批評指正。

編者

2020年5月