集成電路已進入納米世代，為了應對集成電路持續(xù)縮小面臨的挑戰(zhàn)，鰭式場效應晶體管（FinFET）應運而生，它是繼續(xù)縮小和制造集成電路的有效替代方案。《納米集成電路FinFET器件物理與模型》講解FinFET器件電子學，介紹FinFET器件的結構、工作原理和模型等。
《納米集成電路FinFET器件物理與模型》主要內容有：主流MOSFET在22nm節(jié)點以下由于短溝道效應所帶來的縮小限制概述；基本半導體電子學和pn結工作原理；多柵MOS電容器系統(tǒng)的基本結構和工作原理；非平面CMOS工藝中的FinFET器件結構和工藝技術；FinFET基本理論；FinFET小尺寸效應；FinFET泄漏電流；FinFET寄生電阻和寄生電容；FinFET工藝、器件和電路設計面臨的主要挑戰(zhàn)；FinFET器件緊湊模型。
《納米集成電路FinFET器件物理與模型》內容詳實，器件物理概念清晰，數學推導詳盡嚴謹�！都{米集成電路FinFET器件物理與模型》可作為高等院校微電子學與固體電子學、電子科學與技術、集成電路科學與工程等專業(yè)的高年級本科生和研究生的教材和參考書，也可供相關領域的工程技術人員參考。
1）作者為IEEE會士、Prospicient Devices首席研究科學家，《納米集成電路FinFET器件物理與模型》是作者30多年工業(yè)經驗和20多年教學經驗的結晶。
2）芯片制造經典著作，FinFET是繼續(xù)縮小和制造集成電路的器件。
3）《納米集成電路FinFET器件物理與模型》介紹了FinFET器件和技術的基本理論和工作原理，概述了FinFET器件結構和制造工藝，并給出了用于集成電路設計和制造的FinFET器件特性的詳細公式。
4）《納米集成電路FinFET器件物理與模型》內容詳實，器件物理概念清晰，數學推導詳盡嚴謹，即使不太熟悉半導體物理的人員也能輕易理解FinFET概念。
前言
作為互聯網、社會媒體和網絡互聯或者稱為物聯網（IoT）的基礎，硅集成電路（IC）極大地影響了現代社會。新興的互聯網技術提供了人與人、人與機器和機器與機器的通信，使設備和服務能夠實現通知、安全、節(jié)能、自動化、電信、醫(yī)療保健、計算機、娛樂等功能。物聯網集成到一個單一的生態(tài)系統(tǒng)中，以創(chuàng)建具有共享用戶界面的智能環(huán)境。由于金屬-氧化物-半導體（MOS）場效應晶體管（FET）或MOSFET器件的不斷小型化，提供了低成本、高密度、高速和低功耗集成電路，使得智能環(huán)境和集成生態(tài)系統(tǒng)的不斷進步成為可能。創(chuàng)建智能網絡或智能事物以實現智能環(huán)境和集成生態(tài)系統(tǒng)需要智能電子產品，然而，由于短溝道效應（SCE）等基本物理的限制， 設計和制造這些智能電子產品的MOSFET的性能已接近極限。在10nm世代，縮小MOSFET器件溝道長度會降低器件性能，包括亞閾值擺幅的退化和器件開啟電壓的降低。通過降低導致過大泄漏電流的柵極電壓并不易將尺寸縮小的MOSFET關斷。而且，由于短溝道效應的存在，器件特性對工藝波動變得越來越敏感，這對平面MOSFET持續(xù)向納米節(jié)點縮小提出了嚴峻的挑戰(zhàn)。此外，當柵長小于22nm時，無論柵氧化層厚度如何，亞表面泄漏路徑都會受到柵極的弱控制，通過耦合到漏極的增強電場的作用，漏極偏置可以很容易地降低其勢壘。因此，為了應對MOSFET持續(xù)縮小的挑戰(zhàn)，鰭式場效應晶體管（FinFET）應運而生，它是繼續(xù)縮小和制造集成電路的真正替代方案，從而能創(chuàng)造智能事物，實現智能環(huán)境和集成生態(tài)系統(tǒng)�！都{米集成電路FinFET器件物理與模型》介紹了FinFET器件的基本結構和工作原理，它們是理解超大規(guī)模集成（VLSI）電路和系統(tǒng)的設計與制造所必需的。
市面上已有關于器件工藝和FinFET建模的大量研究論文和一些書籍。大多數研究論文都是為該領域的專家撰寫的。另一方面，關于FinFET的現有書籍，要么是專注于用于集成電路設計的器件建模，要么是研究和開發(fā)方面的研究論文集，而沒有提供FinFET器件工作的基本原理，也沒有足夠的背景知識來幫助初學者以及正在轉向FinFET器件技術的一線工程師和專家理解新采用的主流器件技術。在工業(yè)界，我在半導體工藝、器件結構與器件建模領域工作了30余年，在學術界，我講授器件和工藝物理及器件建模課程20多年，在這之后，我覺得需要一本全面講解FinFET器件電子學的圖書，以便于理解納米級FinFET集成電路的設計與制造�！都{米集成電路FinFET器件物理與模型》為讀者提供了FinFET的基本結構和理論，以持續(xù)將器件縮小至VLSI電路制造技術的終縮小極限�！都{米集成電路FinFET器件物理與模型》從基本半導體電子學開始，介紹了FinFET工作原理和建模。因此，《納米集成電路FinFET器件物理與模型》對初學者和微電子器件與設計工程領域的專家了解FinFET器件的理論和工作很有用。
《納米集成電路FinFET器件物理與模型》面向在電子器件領域工作的研究人員和從業(yè)者以及電氣和電子工程專業(yè)的高年級本科生和研究生。然而，即使對不怎么熟悉半導體物理的本科生，《納米集成電路FinFET器件物理與模型》的寫作方式也能讓他們理解FinFET的基本概念。
第1章介紹了在納米節(jié)點VLSI電路和系統(tǒng)中作為主流MOSFET和平面CMOS工藝的替代者的FinFET器件。本章概述了主流MOSFET在22nm節(jié)點以下由于短溝道效應所帶來的縮小限制，討論了用于22nm以下節(jié)點的VLSI電路和系統(tǒng)的尺寸縮小的非傳統(tǒng)平面MOSFET和非平面FinFET器件；并介紹了多柵超薄體FinFET器件在克服亞22nm世代VLSI電路制造中的短溝道效應方面的優(yōu)勢。此外，還介紹了用于非平面CMOS工藝的FinFET的產生和發(fā)展的詳盡歷史。
第2章簡要介紹了基本的半導體電子學和pn結工作原理，作為理解FinFET器件的背景材料。
第3章介紹了多柵MOS電容器系統(tǒng)的基本結構和工作原理，作為FinFET器件理論發(fā)展的基礎；推導了多柵MOS電容器系統(tǒng)的解析表達式，由此討論了多柵MOS電容器系統(tǒng)在積累、耗盡和反型模式下的工作；建立了統(tǒng)一的表面勢函數，用以分析適用于FinFET器件的多柵MOS電容器的特性。文中還導出了一個統(tǒng)一的反型電荷表達式，用以解釋多柵MOS電容器中的襯底摻雜效應，可用于FinFET電流的計算。
第4章概述了非平面CMOS工藝中的FinFET器件結構、工藝技術和典型的FinFET制造工藝；綜述了在體硅襯底和SOI襯底上制備FinFET的工藝流程，重點介紹了各種工藝的復雜性和優(yōu)點。
第5章介紹了FinFET的基本理論、表面勢的計算方法以及長溝道器件的靜電行為；采用一組簡化的假設推導了適用于所有器件工作區(qū)域的長溝道器件的連續(xù)漏極電流表達式；另外，從連續(xù)漏極電流表達式得到了線性、飽和和亞閾值等各個工作區(qū)的漏極電流表達式，可用于器件性能的直觀分析。
第6章介紹了FinFET中的小尺寸效應，以精確表征實際的器件效應；給出了短溝道效應的數學表達式，包括Vth滾降、DIBL、量子力學效應、低場遷移率、速度飽和、溝道長度調制和輸出電阻等。
第7章討論了在VLSI電路和系統(tǒng)中，FinFET器件泄漏電流不同分量的物理機制和數學表達式。這些泄漏電流分量包括由于漏極與源極接近而產生的亞閾值泄漏電流、由于帶-帶
Samar K.Saha從印度Gauhati大學獲得物理學博士學位，在美國斯坦福大學獲得工程管理碩士學位。目前，他是加利福尼亞州圣塔克拉拉大學電氣工程系的兼職教授，也是Prospicient Devices的首席研究科學家。自1984年以來，他在美國國家半導體、LSI邏輯、德州儀器、飛利浦半導體、Silicon Storage Technology、新思、DSM Solutions、Silterra USA和 SuVolta擔任各種技術和管理職位。他還曾在南伊利諾伊大學卡本代爾分校、奧本大學、內華達大學拉斯維加斯分校以及科羅拉多大學科羅拉多泉分校擔任教員。他撰寫了100多篇研究論文。他還撰寫了一本書Compact Models for Integrated Circuit Design：Conventional Transistors and Beyond（CRC出版社，2015年）；撰寫了關于TCAD的書Technology Computer Aided Design:Simulation for VLSI MOSFET（C.K.Sarkar主編，CRC出版社，2013年）中的一章Introduction to Technology Computer-Aided Design；擁有12項美國專利。他的研究興趣包括納米器件和工藝體系結構、TCAD、緊湊型建模、可再生能源器件、TCAD和研發(fā)管理。
Saha博士曾擔任美國電氣電子工程師學會（IEEE）電子器件分會（EDS）2016～2017年會長，目前擔任EDS高級前任會長、J.J.Ebers獎委員會主席和EDS評審委員會主席。他是美國電氣電子工程師學會（IEEE）會士、英國工程技術學會（IET）會士、IEEE EDS杰出講師。此前，他曾擔任EDS的前任初級會長；EDS頒獎主席；EDS評審委員會成員；EDS當選會長；EDS出版部副總裁；EDS理事會的當選成員；IEEE QuestEDS主編；EDS George Smith和Paul Rappaport獎主席；5區(qū)和6區(qū)EDS通訊編輯；EDS緊湊模型技術委員會主席；EDS北美西部區(qū)域/分會小組委員會主席；IEEE會議出版委員會成員；IEEE TAB期刊委員會成員；圣克拉拉谷舊金山EDS分會財務主管、副主席、主席。
Saha博士擔任IEEE Transactions on Electron Devices (T-ED) 專刊（SI）Advanced Compact Models and 45-nm Modeling Challenges and Compact Interconnect Models for Giga Scale Integration的首席特約編輯；并作為T-ED�？疉dvanced Modeling of Power Devices and their Applications和IEEE Journal of Electron Devices Society (J-EDS) 2018年IFETC的精選擴展論文�？疐lexible Electronics特約編輯。他還擔任了由科學研究出版社（SCIRP）出版的World Journal of Condensed Matter Physics（WJCMP）的編輯委員會成員。
目錄
譯者序
前言
作者簡介
第1章 概述1
1.1鰭式場效應晶體管（FinFET）1
1.2集成電路制造中的MOSFET器件概況1
1.2.1納米級MOSFET縮小的挑戰(zhàn)3
1.2.1.1短溝道MOSFET中的泄漏電流3
1.2.1.2MOSFET性能波動4
1.2.2MOSFET縮小難題的物理機理6
1.3替代器件概念8
1.3.1無摻雜或輕摻雜溝道MOSFET8
1.3.1.1深耗盡溝道MOSFET8
1.3.1.2埋暈MOSFET9
1.3.2薄體場效應晶體管9
1.3.2.1單柵超薄體場效應晶體管 10
1.3.2.2多柵場效應晶體管11
1.4VLSI電路和系統(tǒng)中的FinFET器件12
1.5FinFET器件簡史 13
1.6小結15
參考文獻16
第2章 半導體物理基礎22
2.1簡介22
2.2半導體物理22
2.2.1能帶模型22
2.2.2載流子統(tǒng)計24
2.2.3本征半導體25
2.2.3.1本征載流子濃度25
2.2.3.2電子和空穴的有效質量26
2.2.4非本征半導體27
2.2.4.1非本征半導體中的費米能級28
2.2.4.2簡并摻雜半導體中的費米能級30
2.2.4.3半導體中的靜電勢和載流子濃度30
2.2.4.4準費米能級31
2.2.5半導體中的載流子輸運32
2.2.5.1載流子漂移：載流子在電場中的運動32
2.2.5.2載流子擴散36
2.2.6載流子的產生-復合38
2.2.6.1注入水平39
2.2.6.2復合過程39
2.2.7半導體基本方程41
2.2.7.1泊松方程41
2.2.7.2傳輸方程42
2.2.7.3連續(xù)性方程43
2.3n型和p型半導體接觸理論44
2.3.1pn結的基本特征44
2.3.2內建電勢差46
2.3.3突變結46
2.3.3.1靜電學47
2.3.4外加偏壓下的pn結49
2.3.4.1單邊突變結50
2.3.5pn結上的載流子輸運51
2.3.5.1少數載流子濃度與結電勢的關系51
2.3.6pn結I-V特性54
2.3.6.1pn結泄漏電流的溫度依賴性55
2.3.6.2pn結電流方程的局限性56
2.3.6.3體電阻58
2.3.6.4結擊穿電壓58
2.3.7pn結動態(tài)特性59
2.3.7.1結電容59
2.3.7.2擴散電容61
2.3.7.3小信號電導62
2.3.8pn結等效電路62
2.4小結63
參考文獻63
第3章 多柵金屬-氧化物-半導體（MOS）系統(tǒng)65
3.1簡介65
3.2平衡態(tài)下多柵MOS電容器65
3.2.1孤立的金屬、氧化物和半導體材料的特性67
3.2.1.1功函數67
3.2.2接觸形成MOS系統(tǒng)中的金屬、氧化物和半導體材料69
3.2.2.1金屬柵功函數位于硅帶隙邊緣的MOS系統(tǒng)69
3.2.2.2金屬柵功函數位于硅帶隙中央的MOS系統(tǒng)71
3.2.3氧化層電荷72
3.2.3.1界面陷阱電荷72
3.2.3.2固定氧化層電荷73
3.2.3.3氧化層陷阱電荷73
3.2.3.4可動離子電荷74
3.2.4氧化層電荷對能帶結構的影響：平帶電壓74
3.2.5表面勢75
3.3外加偏壓下的MOS電容器76
3.3.1積累78
3.3.2耗盡78
3.3.3反型79
3.4多柵MOS電容器系統(tǒng)：數學分析80
3.4.1泊松方程81
3.4.2靜電勢和電荷分布84
3.4.2.1半導體中的感生電荷84
3.4.2.2表面勢公式87
3.4.2.3閾值電壓91
3.4.2.4表面勢函數94
3.4.2.5反型電荷密度的統(tǒng)一表達式97
3.5量子力學效應99
3.6小結100
參考文獻100
第4章 FinFET器件工藝概述102
4.1簡介102
4.2FinFET制造工藝103
4.3體FinFET制造104
4.3.1起始材料104
4.3.2阱的形成105
4.3.2.1p阱的形成105
4.3.2.2n阱的形成105
4.3.3Fin圖形化：間隔層刻蝕技術105
4.3.3.1芯軸圖形化105
4.3.3.2氧化物間隔層形成106
4.3.3.3硅Fin形成106
4.3.4非傳統(tǒng)的阱形成工藝107
4.3.5柵極定義：多晶硅dummy柵形成107
4.3.6源漏延伸工藝108
4.3.6.1nFinFET源漏延伸形成108
4.3.6.2pFinFET源漏延伸形成108
4.3.7凸起源漏工藝109
4.3.7.1SiGe pFinFET凸起源漏形成109
4.3.7.2SiC nFinFET凸起源漏形成109
4.3.7.3凸起源漏硅化110
4.3.8替代金屬柵形成110
4.3.8.1多晶硅dummy柵去除111
4.3.8.2高k柵介質淀積111
4.3.8.3金屬柵形成111
4.3.9自對準接觸形成112
4.3.9.1金屬化112
4.4SOI-FinFET工藝流程112
4.4.1起始材料113
4.4.2Fin圖形化：間隔層刻蝕技術113
4.4.2.1芯軸圖形化113
4.4.2.2氧化物間隔層形成113
4.4.2.3硅Fin形成113
4.4.3體硅FinFET與SOI-FinFET制造工藝比較114
4.5小結114
參考文獻115
第5章 大尺寸FinFET器件工作原理117
5.1簡介117
5.2FinFET器件的基本特征117
5.3FinFET器件工作120
5.4漏極電流公式121
5.4.1靜電勢的推導124
5.4.2對稱DG-FinFET的連續(xù)漏極電流方程129
5.4.3對稱DG-FinFET的區(qū)域漏極電流公式132
5.4.3.1閾值電壓公式133
5.4.3.2線性區(qū)Ids方程133
5.4.3.3飽和區(qū)Ids方程134
5.4.3.4亞閾值電導136
5.5小結138
參考文獻139
第6章 小尺寸FinFET：物理效應對器件性能的影響141
6.1簡介141
6.2短溝道效應對閾值電壓的影響141
6.2.1特征長度公式141
6.2.2溝道勢146
6.2.3閾值電壓滾降147
6.2.4DIBL效應對閾值電壓的影響148
6.3量子力學效應148
6.3.1體反型148
6.3.2量子力學效應對遷移率的影響149
6.3.3量子力學效應對閾值電壓的影響150
6.3.4量子力學效應對漏極電流的影響152
6.4表面遷移率153
6.5高電場效應156
6.5.1速度飽和156
6.5.2溝道長度調制158
6.6輸出電阻160
6.7小結161
參考文獻161
第7章 FinFET中的泄漏電流165
7.1簡介165
7.2亞閾值泄漏電流165
7.3柵致漏極和源極泄漏電流166
7.3.1柵致漏極泄漏電流的計算16
書單推薦
