本書首先研究JESD204B協(xié)議的基本內(nèi)容，整理了其關(guān)鍵技術(shù)，分析了204B控制器的確定性延遲機制，探討了收發(fā)器PHY的系統(tǒng)結(jié)構(gòu)和重要的參數(shù)設(shè)置。然后，本書分別針對發(fā)送端和接收端，詳細(xì)分析和描述JESD204B控制器的協(xié)議和數(shù)字電路設(shè)計實現(xiàn)。其次，本書基于55納米1p7m_RF工藝，采用數(shù)模混合設(shè)計完成了JESD204B收發(fā)器PHY的電路設(shè)計實現(xiàn)，重點詳述了發(fā)送器中的串行化器和終端檢測、接收器的自適應(yīng)連續(xù)時間均衡器、離散時間判決反饋均衡器以及解串器設(shè)計。最后，本書介紹了基于混合信號的JESD204B收發(fā)器的系統(tǒng)仿真方案和關(guān)鍵仿真結(jié)果。

更多科學(xué)出版社服務(wù)，請掃碼獲取。