第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.1 模擬量與數(shù)字量
1.1.2 數(shù)字信號(hào)和數(shù)字電路
1.2 數(shù)制與編碼
1.2.1 數(shù)制
1.2.2 數(shù)制間的轉(zhuǎn)換
1.2.3 編碼
1.3 邏輯代數(shù)的基本定律與規(guī)則
1.3.1 邏輯變量與邏輯函數(shù)
1.3.2 基本邏輯運(yùn)算
1.3.3 邏輯代數(shù)的基本定律
1.3.4 邏輯代數(shù)的三個(gè)基本規(guī)則
1.3.5 邏輯函數(shù)的公式化簡(jiǎn)法
1.4 邏輯函數(shù)的卡諾圖化簡(jiǎn)
1.4.1 邏輯函數(shù)的最小項(xiàng)表達(dá)式
1.4.2 邏輯函數(shù)的卡諾圖表示法
1.4.3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1.4.4 包含任意項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
習(xí)題

第2章 邏輯門電路
2.1 常用邏輯門
2.1.1 基本邏輯門
2.1.2 復(fù)合邏輯門
2.2 TTL邏輯門
2.2.1 TTL與非門電路組成
2.2.2 工作原理
2.2.3 TTL與非門的外部特性
2.2.4 其它邏輯功能的TTL門電路
2.3 MOS門電路
2.3.1 NMOS電路
2.3.2 CMOS電路
2.4 集成電路使用常識(shí)
2.4.1 TTL電路使用常識(shí)
2.4.2 CMOS電路使用常識(shí)
2.5 邏輯門電路的計(jì)算機(jī)仿真實(shí)驗(yàn)
本章小結(jié)
習(xí)題

第3章 組合邏輯電路
3.1 組合電路的分析與設(shè)計(jì)
3.1.1 組合電路的分析
3.1.2 組合電路設(shè)計(jì)簡(jiǎn)介
3.2 中規(guī)模組合邏輯模塊及其應(yīng)用
3.2.1 加法器
3.2.2 數(shù)字比較器
3.2.3 編碼器
3.2.4 譯碼器
3.2.5 數(shù)據(jù)選擇器
3.3 組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)
3.3.1 競(jìng)爭(zhēng)與冒險(xiǎn)
3.3.2 競(jìng)爭(zhēng)與冒險(xiǎn)的判斷
3.3.3 消除冒險(xiǎn)的方法
3.4 組合電路的計(jì)算機(jī)仿真實(shí)驗(yàn)
本章小結(jié)
習(xí)題

第4章 小規(guī)模時(shí)序電路及其應(yīng)用
4.1 觸發(fā)器
4.1.1 基本RS觸發(fā)器
4.1.2 時(shí)鐘RS觸發(fā)器
4.1.3 時(shí)鐘D觸發(fā)器
4.2 集成觸發(fā)器
4.2.1 JK觸發(fā)器
4.2.2 D觸發(fā)器
4.2.3 T觸發(fā)器
4.2.4 觸發(fā)器的直接置位和直接復(fù)位
4.3 同步時(shí)序電路的分析
第6章數(shù)/模和模/數(shù)轉(zhuǎn)換器原理與應(yīng)用

第5章 中規(guī)模時(shí)序模塊及其應(yīng)用 101?
5.1 中規(guī)模集成計(jì)數(shù)器及應(yīng)用 101?
5.1.1 二-五-十進(jìn)制計(jì)數(shù)器74LS90 101?
5.1.2 四位二進(jìn)制計(jì)數(shù)器74LS161 108?
5.2 中規(guī)模寄存器[JY�！�112?
5.2.1 寄存器[JY�！�112?
5.2.2 移位寄存器74LS194 113?
5.3 時(shí)序電路的計(jì)算機(jī)仿真 118?
本章小結(jié)[JY。〗120?
習(xí)題[JY�！�120?
6.1 數(shù)/模轉(zhuǎn)換器（DAC）
6.1.1 DAC的主要技術(shù)參數(shù)
6.1.2 常用的D/A轉(zhuǎn)換技術(shù)
6.1.3 典型DAC器件及其應(yīng)用
6.2 模/數(shù)轉(zhuǎn)換器（ADC）
6.2.1 A/D轉(zhuǎn)換的一般過(guò)程
6.2.2 ADC的主要技術(shù)參數(shù)
6.2.3 常用A/D轉(zhuǎn)換技術(shù)
6.2.4 典型集成ADC器件及其應(yīng)用
6.3 A/D、D/A轉(zhuǎn)換器的計(jì)算機(jī)仿真
本章小結(jié)
習(xí)題

第7章 存儲(chǔ)器與可編程邏輯器件
7.1 隨機(jī)存儲(chǔ)器RAM
7.1.1 RAM的存儲(chǔ)單元
7.1.2 RAM的結(jié)構(gòu)
7.1.3 RAM的擴(kuò)展
7.2 可編程邏輯器件PLD
7.2.1 可編程邏輯器件PLD的分類
7.2.2 PLD器件的簡(jiǎn)化表示方法
7.2.3 PLD器件的基本結(jié)構(gòu)
7.3 只讀存儲(chǔ)器ROM和可編程邏輯陣列PLA
7.3.1 ROM的基本原理
7.3.2 ROM在組合邏輯設(shè)計(jì)中的應(yīng)用
7.3.3 ROM的編程及分類
7.3.4 可編程邏輯陣列PLA
7.4 PAL、 GAL的原理及應(yīng)用
7.4.1 可編程陣列邏輯PAL
7.4.2 GAL的原理
7.4.3 GAL的編程及應(yīng)用
7.5 HDPLD原理
7.5.1 陣列型HDPLD
7.5.2 單元型HDPLD
7.5.3 在系統(tǒng)編程技術(shù)和邊界掃描技術(shù)簡(jiǎn)介
本章小結(jié)
習(xí)題

第8章 脈沖單元電路
8.1 555定時(shí)器
8.1.1 芯片的電路結(jié)構(gòu)
8.1.2 芯片的功能
8.2 施密特觸發(fā)器
8.2.1 施密特觸發(fā)器的特點(diǎn)
8.2.2 由555定時(shí)器構(gòu)成的施密特觸發(fā)器
8.2.3 施密特觸發(fā)器的應(yīng)用
8.3 多諧振蕩器
8.3.1 與非門組成的多諧振蕩器
8.3.2 由555定時(shí)器構(gòu)成的多諧振蕩器
8.3.3 多諧振蕩器的應(yīng)用
8.4 單穩(wěn)態(tài)觸發(fā)器
8.4.1 單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)
8.4.2 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
8.4.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
8.5 555定時(shí)電路的計(jì)算機(jī)仿真
本章小結(jié)
習(xí)題
參考文獻(xiàn)