久久久噜噜噜久久久精品,日韩欧洲在线高清一区,国产成人精品三级在线影中文

這是一本講解NPU硬件架構(gòu)設(shè)計(jì)與技術(shù)實(shí)現(xiàn)的著作。作者將自己在CPU、GPU和NPU領(lǐng)域15年的軟硬件工作經(jīng)驗(yàn)融會(huì)貫通，將四代NPU架構(gòu)設(shè)計(jì)經(jīng)驗(yàn)融為一體，將端側(cè)和云側(cè)NPU架構(gòu)合二為一，總結(jié)并提煉出本書內(nèi)容。本書主要討論神經(jīng)網(wǎng)絡(luò)硬件層面，尤其是芯片設(shè)計(jì)層面的內(nèi)容，主要包含神經(jīng)網(wǎng)絡(luò)的分析、神經(jīng)網(wǎng)絡(luò)加速器的設(shè)計(jì)以及具體實(shí)現(xiàn)技術(shù)。通過閱讀本書，讀者可以深入了解主流的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，掌握如何從零開始設(shè)計(jì)一個(gè)能用、好用的產(chǎn)品級(jí)加速器。
通過閱讀本書，你將：
透徹理解與深度學(xué)習(xí)相關(guān)的機(jī)器學(xué)習(xí)算法及其實(shí)現(xiàn)
學(xué)會(huì)主流圖像處理領(lǐng)域神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)
掌握加速器運(yùn)算子系統(tǒng)和存儲(chǔ)子系統(tǒng)的設(shè)計(jì)
摸清加速器設(shè)計(jì)中遇到的具體問題及其解決方法
了解NPU架構(gòu)需要考慮的控制通路和數(shù)據(jù)通路

前　　言
從算法角度看，神經(jīng)網(wǎng)絡(luò)分Training（訓(xùn)練）和Inference（推理）兩個(gè)過程，本書主要討論Inference過程。從技術(shù)類別看，本書主要討論神經(jīng)網(wǎng)絡(luò)硬件，尤其是芯片設(shè)計(jì)層面的內(nèi)容，如何訓(xùn)練出優(yōu)秀的模型、如何設(shè)計(jì)神經(jīng)網(wǎng)絡(luò)加速器的驅(qū)動(dòng)程序和編譯器等內(nèi)容均非本書重點(diǎn)。
本書內(nèi)容主要分三部分：神經(jīng)網(wǎng)絡(luò)的分析、神經(jīng)網(wǎng)絡(luò)加速器的設(shè)計(jì)及具體的實(shí)現(xiàn)技術(shù)。通過閱讀本書，讀者可以深入了解主流的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，掌握如何從零開始設(shè)計(jì)一個(gè)能用、好用的產(chǎn)品級(jí)加速器。
兵馬未動(dòng)，糧草先行，在設(shè)計(jì)神經(jīng)網(wǎng)絡(luò)加速器之前，需要對(duì)主流的神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)、常見算子，以及各個(gè)算子運(yùn)算細(xì)節(jié)有深入的理解。第1章介紹了目前主流圖像處理領(lǐng)域神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)，提取出各個(gè)網(wǎng)絡(luò)的基本塊、網(wǎng)絡(luò)算子及其參數(shù)量和運(yùn)算量，闡述了加速器的編程模型和硬件架構(gòu)分類。
程序=數(shù)據(jù)結(jié)構(gòu) 算法，第2、3章分別討論了加速器運(yùn)算子系統(tǒng)和存儲(chǔ)子系統(tǒng)的設(shè)計(jì)，并對(duì)NVDLA、TPU、GPU實(shí)現(xiàn)卷積運(yùn)算的過程進(jìn)行了詳細(xì)的推演，以便讀者對(duì)加速器架構(gòu)設(shè)計(jì)有初步的了解。
加速器設(shè)計(jì)需要綜合能力，僅靠零碎的靈感和天馬行空的創(chuàng)意，設(shè)計(jì)不出能用、好用的加速器產(chǎn)品。第4～6章用大量篇幅討論了加速器設(shè)計(jì)中可能遇到的問題及解決方法。
生活不止眼前的茍且，還有詩和遠(yuǎn)方，在加速器的設(shè)計(jì)過程中，閉門造車不可取，在埋頭苦干的間歇，仰頭望望天空和遠(yuǎn)方，或許有意想不到的收獲。第7章對(duì)加速器進(jìn)行盤點(diǎn)，展望了神經(jīng)網(wǎng)絡(luò)加速器的未來，希望對(duì)讀者有所啟發(fā)。
一圖勝千言，很多復(fù)雜的邏輯用一張圖就能輕松解釋，很多煩瑣的言語用一張圖就能直觀表達(dá)。本書包含100余幅圖，希望將講述的內(nèi)容清晰地傳達(dá)給讀者。
一切皆有可能，本書在討論具體設(shè)計(jì)問題時(shí)，一般會(huì)先給出多種建議，然后篩選出合理的方案，意在傳達(dá)硬件架構(gòu)設(shè)計(jì)的思維方式。很多思維方式不僅限于神經(jīng)網(wǎng)絡(luò)加速器，由此及彼，可推而廣之。
感謝我的朋友姜君、周焱、王瑋琪，他們總是耐心地鼓勵(lì)和幫助我，我從他們身上學(xué)到很多。感謝我的太太張金艷和女兒甄溪，她們也為這本書付出了很多。
閱讀本書不需要太多預(yù)備知識(shí)，需要的是求知探索的勇氣和耐心。如果讀者有任何問題和建議，歡迎與我聯(lián)系：rill_zhen@126.com。

甄建勇
2023年3月于上海

CONTENTS
目　　錄
前言
第1章　卷積神經(jīng)網(wǎng)絡(luò)　1
1.1　神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)　2
1.2　GCN　4
1.3　網(wǎng)絡(luò)的基本塊　7
1.4　網(wǎng)絡(luò)的算子　17
1.5　網(wǎng)絡(luò)參數(shù)量與運(yùn)算量　29
1.6　加速器編程模型　31
1.7　硬件加速器架構(gòu)分類　33
第2章　運(yùn)算子系統(tǒng)的設(shè)計(jì)　35
2.1　數(shù)據(jù)流設(shè)計(jì)　35
2.2　算力與帶寬　38
2.2.1　算力與輸入帶寬　38
2.2.2　算力與輸出帶寬　41
2.3　卷積乘法陣列　43
2.3.1　Conv算法詳解　43
2.3.2　NVDLA的乘法陣列　47
2.3.3　TPU的乘法陣列　59
2.3.4　GPU的乘法陣列　66
2.3.5　華為DaVinci的乘法陣列　74
2.4　卷積運(yùn)算順序的選擇　80
2.5　池化模塊的設(shè)計(jì)　81
第3章　存儲(chǔ)子系統(tǒng)的設(shè)計(jì)　86
3.1　存儲(chǔ)子系統(tǒng)概述　86
3.1.1　存儲(chǔ)子系統(tǒng)的組成　86
3.1.2　內(nèi)部緩存的設(shè)計(jì)　89
3.2　數(shù)據(jù)格式的定義　97
3.2.1　特征圖的格式　98
3.2.2　權(quán)重的格式　100
第4章　架構(gòu)優(yōu)化技術(shù)　106
4.1　運(yùn)算精度的選擇　106
4.1.1　dynamic fixed point類型　109
4.1.2　bfloat16類型　110
4.2　硬件資源的復(fù)用　111
4.2.1　FC　112
4.2.2　de-Conv　115
4.2.3　dilate Conv　123
4.2.4　group Conv　123
4.2.5　3D Conv　127
4.2.6　TC Conv　130
4.2.7　3D Pool　132
4.2.8　Up Sample Pooling　136
4.2.9　多個(gè)加速器的級(jí)聯(lián)　136
4.3　Winograd算法和FFT算法　138
4.3.1　Winograd算法解析　138
4.3.2　FFT算法解析　148
4.4　除法變乘法　150
4.5　LUT的使用　150
4.6　宏塊并行技術(shù)　155
4.7　減少軟件配置時(shí)間　156
4.8　軟件優(yōu)化技術(shù)　157
4.9　一些激進(jìn)的優(yōu)化技術(shù)　158
第5章　安全與防護(hù)　160
5.1　安全技術(shù)　160
5.2　安全性評(píng)估　162
5.3　防護(hù)　163
第6章　神經(jīng)網(wǎng)絡(luò)加速器的實(shí)現(xiàn)　165
6.1　乘法器的設(shè)計(jì)　165
6.1.1　整型乘法器的設(shè)計(jì)　166
6.1.2　浮點(diǎn)運(yùn)算器的設(shè)計(jì)　171
6.2　數(shù)字電路常見基本塊的設(shè)計(jì)　184
6.3　時(shí)序優(yōu)化　203
6.4　低功耗設(shè)計(jì)　207
第7章　盤點(diǎn)與展望　211
7.1　AI加速器盤點(diǎn)　211
7.2　Training加速器　211
7.3　展望　218
后記　220

你還可能感興趣

我要評(píng)論