目錄
第1章 計算機系統(tǒng)概述 1
1.1 計算機的分類 1
1.2 計算機的發(fā)展簡史 2
1.2.1 計算機的五代變化 2
1.2.2 半導體存儲器的發(fā)展 3
1.2.3 微處理器的發(fā)展 4
1.2.4 國產處理器技術的發(fā)展歷程 4
1.3 計算機的硬件 5
1.3.1 硬件組成要素 5
1.3.2 運算器 7
1.3.3 存儲器 7
1.3.4 控制器 8
1.3.5 適配器與輸入/輸出設備 11
1.4 計算機的軟件 11
1.4.1 軟件的組成與分類 11
1.4.2 軟件的發(fā)展演變 12
1.5 計算機系統(tǒng)性能評價 14
1.5.1 計算機的性能指標 14
1.5.2 計算機系統(tǒng)的測試基準 15
1.6 計算機系統(tǒng)的層次結構 16
1.6.1 馮諾依曼體系結構 16
1.6.2 哈佛結構和改進的哈佛結構 17
1.6.3 非諾依曼化 18
1.6.4 多級組成的計算機系統(tǒng) 18
1.6.5 軟件與硬件的邏輯等價性 19
1.6.6 計算機系統(tǒng)結構、計算機組成
與計算機實現(xiàn) 20
本章小結 20
習題 21
第2章 運算方法和運算器 22
2.1 數據與文字的表示方法 22
2.1.1 數據格式 23
2.1.2 數的機器碼表示 24
2.1.3 字符與字符串的表示方法 30
2.1.4 漢字的表示和編碼 32
2.1.5 校驗碼 33
2.2 定點加法、減法運算 34
2.2.1 補碼加法 34
2.2.2 補碼減法 36
2.2.3 溢出概念與檢測方法 37
2.2.4 行波進位二進制加/減法器 38
2.2.5 單級分組先行進位加法器 40
2.2.6 多級分組先行進位加法器 42
2.3 定點乘法運算 43
2.4 定點除法運算 48
2.4.1 原碼除法算法原理 48
2.4.2 并行除法器 50
2.5 定點運算器的組成 54
2.5.1 邏輯運算 54
2.5.2 多功能算術/邏輯運算單元 56
2.5.3 內部總線 60
2.5.4 定點運算器的基本結構 60
2.6 浮點運算方法和浮點運算器 62
2.6.1 浮點加法、減法運算 62
2.6.2 浮點乘法、除法運算 66
本章小結 68
習題 68
第3章 存儲系統(tǒng) 70
3.1 存儲系統(tǒng)概述 70
3.1.1 存儲系統(tǒng)的層次結構 70
3.1.2 存儲器的分類 71
3.1.3 存儲器的編址和端模式 72
3.1.4 存儲器的技術指標 73
3.2 靜態(tài)隨機存取存儲器 74
3.2.1 基本的靜態(tài)存儲元陣列 74
3.2.2 基本的SRAM邏輯結構 74
3.2.3 SRAM讀/寫時序 75
3.2.4 存儲器容量的擴充 76
3.3 動態(tài)隨機存取存儲器 78
3.3.1 DRAM存儲元的工作原理 78
3.3.2 DRAM芯片的邏輯結構 78
3.3.3 DRAM讀/寫時序 79
3.3.4 DRAM的刷新操作 79
3.3.5 突發(fā)傳輸模式 80
3.3.6 同步DRAM（SDRAM） 80
3.3.7 雙倍數據率SDRAM（DDR SDRAM） 84
3.3.8 DRAM讀/寫校驗 85
3.3.9 CDRAM 85
3.4 只讀存儲器 88
3.4.1 只讀存儲器概述 88
3.4.2 NOR閃存 89
3.5 并行存儲器 93
3.5.1 雙端口存儲器 94
3.5.2 多模塊交叉存儲器 96
3.6 cache存儲器 100
3.6.1 cache基本原理 100
3.6.2 主存與cache的地址映射 102
3.6.3 cache的替換策略 108
3.6.4 cache的寫操作策略 109
3.6.5 使用多級cache減少缺失損失 109
3.7 虛擬存儲器 110
3.7.1 虛擬存儲器的基本概念 110
3.7.2 頁式虛擬存儲器 112
3.7.3 段式虛擬存儲器和段頁式虛擬存儲器 115
3.7.4 虛存的替換算法 117
3.7.5 存儲管理部件 118
3.8 鯤鵬920 處理器的內存儲系統(tǒng) 118
3.8.1 鯤鵬存儲系統(tǒng)的層次結構 118
3.8.2 鯤鵬920 處理器片上系統(tǒng)的主存系統(tǒng) 119
3.8.3 鯤鵬920 處理器片上系統(tǒng)的地址映射與變換 120
本章小結 121
習題 122
第4章 指令系統(tǒng) 125
4.1 指令系統(tǒng)的發(fā)展與性能要求 125
4.1.1 指令系統(tǒng)的發(fā)展 125
4.1.2 指令系統(tǒng)的性能要求 126
4.1.3 低級語言與硬件結構的關系 126
4.2 指令格式 127
4.2.1 操作碼 127
4.2.2 地址碼 128
4.2.3 指令字長度 129
4.2.4 指令助記符 130
4.2.5 指令格式舉例 131
4.3 指令和數據的尋址方式 133
4.3.1 指令的尋址方式 134
4.3.2 操作數基本尋址方式 134
4.3.3 尋址方式舉例 138
4.4 典型指令 141
4.4.1 指令的分類 141
4.4.2 RISC指令系統(tǒng) 142
4.5 ARM 匯編語言 144
本章小結 146
習題 147
第5章 中央處理器 149
5.1 CPU的功能和組成 149
5.1.1 CPU的功能 149
5.1.2 CPU的基本組成 150
5.1.3 CPU中的主要寄存器 151
5.1.4 操作控制器與時序發(fā)生器 152
5.2 指令周期 152
5.2.1 指令周期的基本概念 152
5.2.2 NOT指令的指令周期 154
5.2.3 LAD指令的指令周期 156
5.2.4 ADD指令的指令周期 157
5.2.5 STO指令的指令周期 158
5.2.6 JMP指令的指令周期 159
5.2.7 用方框圖語言表示指令周期 161
5.3 時序發(fā)生器和控制方式 163
5.3.1 時序信號的作用和體制 163
5.3.2 時序信號發(fā)生器 164
5.3.3 控制方式 166
5.4 微程序控制器 167
5.4.1 微程序控制原理 167
5.4.2 微程序設計技術 173
5.5 硬布線控制器 177
5.6 流水線技術與流水處理器 181
5.6.1 流水線原理 181
5.6.2 流水線的應用 186
5.6.3 指令流水線設計中的若干問題 189
5.6.4 動態(tài)流水線調度 192
5.7 RISC處理器 194
5.7.1 RISC機器的特點 194
5.7.2 華為鯤鵬處理器 195
本章小結 200
習題 201
第6章 總線系統(tǒng) 203
6.1 總線的概念和結構形態(tài) 203
6.1.1 總線的基本概念 203
6.1.2 總線的連接方式 205
6.1.3 總線的內部結構 206
6.2 總線接口 208
6.2.1 信息傳送方式 208
6.2.2 總線接口的基本概念 210
6.3 總線仲裁 211
6.3.1 集中式仲裁 212
6.3.2 分布式仲裁 213
6.4 總線的定時和數據傳送模式 214
6.4.1 總線的定時 214
6.4.2 總線數據傳送模式 217
6.5 PCI 總線和PCIe總線 218
6.5.1 主板總線的多總線結構 218
6.5.2 PCI總線信號 219
6.5.3 PCI總線周期類型 220
6.5.4 PCI總線周期操作 221
6.5.5 PCI總線仲裁 222
6.5.6 PCIe總線 223
6.6 鯤鵬處理器的總線與互聯(lián) 225
6.6.1 鯤鵬920系統(tǒng)的部件互聯(lián) 225
6.6.2 鯤鵬多芯片系統(tǒng) 228
本章小結 228
習題 229
第7章 外圍設備 231
7.1 外圍設備概述 231
7.1.1 外圍設備的一般功能 231
7.1.2 外圍設備的分類 232
7.2 硬盤存儲設備 233
7.2.1 磁記錄原理 233
7.2.2 磁盤的組成和分類 235
7.2.3 磁盤驅動器和控制器 236
7.2.4 磁盤上信息的分布 237
7.2.5 磁盤存儲器的技術指標 238
7.2.6 磁盤cache 240
7.2.7 磁盤陣列RAID 241
7.2.8 固態(tài)盤 242
7.3 光盤和磁光盤存儲設備 244
7.3.1 光盤存儲設備 244
7.3.2 磁光盤存儲設備 246
7.4 顯示設備 247
7.4.1 顯示設備的分類與有關概念 247
7.4.2 字符/圖形顯示器 248
7.4.3 圖像顯示設備 249
7.5 輸入設備和打印設備 251
7.5.1 輸入設備 251
7.5.2 打印設備 252
本章小結 253
習題 254
第8章 輸入/輸出系統(tǒng) 256
8.1 CPU與外設之間的信息交換方式 256
8.1.1 輸入/輸出接口與端口 256
8.1.2 輸入/輸出操作的一般過程 257
8.1.3 I/O 接口與外設間的數據傳送方式 258
8.1.4 CPU與I/O接口之間的數據傳送 258
8.2 程序查詢方式 261
8.3 程序中斷方式 263
8.3.1 異常和中斷的基本概念 263
8.3.2 中斷服務程序入口地址的獲取 266
8.3.3 程序中斷方式的基本I/O接口 267
8.3.4 單級中斷 268
8.3.5 多級中斷 270
8.3.6 ARMv8-A架構的異常與中斷 273
8.4 DMA方式 275
8.4.1 DMA的基本概念 275
8.4.2 DMA傳送方式 276
8.4.3 基本的DMA控制器 278
8.4.4 選擇型和多路型DMA 控制器 280
8.5 鯤鵬920處理器片上系統(tǒng)的設備與輸入輸出子系統(tǒng) 283
8.5.1 鯤鵬920 處理器片上系統(tǒng)的片上設備類型 283
8.5.2 虛擬PCIe總線 284
8.5.3 鯤鵬920 處理器片上系統(tǒng)的網絡子系統(tǒng) 285
8.5.4 鯤鵬920 處理器片上系統(tǒng)的外存儲子系統(tǒng) 286
8.6 I/O系統(tǒng)設計 288
本章小結 289
習題 290
第9章 并行組織與結構 292
9.1 體系結構中的并行性 292
9.1.1 并行性的概念 292
9.1.2 提高并行性的技術途徑 293
9.1.3 單處理器系統(tǒng)中的并行性 293
9.1.4 多處理器系統(tǒng)中的并行性 294
9.1.5 并行處理器的體系結構類型 294
9.1.6 并行處理器的組織和結構 295
9.2 多線程與超線程處理器 298
9.2.1 從指令級并行到線程級并行 298
9.2.2 同時多線程結構 299
9.2.3 超線程處理器結構 300
9.3 多處理器 302
9.3.1 多處理器系統(tǒng)的分類 302
9.3.2 SMP的基本概念 303
9.3.3 SMP的結構 303
9.4 多核處理器 304
9.4.1 多核處理器的優(yōu)勢 304
9.4.2 多核處理器的組織結構 306
9.4.3 多核系統(tǒng)的存儲結構 309
9.4.4 多核處理器的核間通信與同步技術 315
9.4.5 多核處理器系統(tǒng)設計 317
9.5 多核處理器實例 320
9.5.1 ARM多核處理器 320
9.5.2 英特爾酷睿多核處理器 322
9.5.3 英特爾至強融核眾核處理器 323
9.5.4 龍芯多核處理器 324
本章小結 327
習題 328
第10章 量子計算機 330
10.1 量子計算機概述 330
10.1.1 量子計算機的概念 330
10.1.2 量子計算機的優(yōu)點與當前問題 331
10.1.3 量子計算機的研究簡史 332
10.1.4 量子計算與量子通信 333
10.2 量子計算機的原理 334
10.2.1 量子比特 334
10.2.2 量子計算基本原理 335
10.2.3 量子計算機硬件 336
10.2.4 量子匯編程序 339
10.2.5 量子計算機技術舉例 340
10.3 量子計算機應用與發(fā)展 343
10.3.1 應用示例：非結構化搜索 343
10.3.2 應用示例：密碼破解 344
10.3.3 量子計算機的發(fā)展趨勢 344
本章小結 345
習題 346
第11章 課程教學實驗設計 348
11.1 TEC-8 和TEC-PLUS 實驗系統(tǒng)平臺 348
11.1.1 TEC-8 實驗系統(tǒng)平臺 348
11.1.2 TEC-PLUS 實驗系統(tǒng)平臺 349
11.2 TEC-PLUS 實驗系統(tǒng)結構和操作 350
11.2.1 模型計算機時序信號 350
11.2.2 模型計算機組成 351
11.2.3 模型計算機的指令系統(tǒng) 354
11.2.4 開關、按鈕、指示燈 354
11.2.5 E2PROM中微代碼的修改 356
11.3 運算器組成實驗 358
11.4 雙端口存儲器實驗 363
11.5 數據通路實驗 367
11.6 微程序控制器實驗 372
11.7 CPU組成與機器指令的執(zhí)行實驗 378
11.8 中斷原理實驗 381
第12章 課程綜合設計 385
12.1 硬布線控制器的常規(guī)CPU設計 385
12.2 含有陣列乘法器的ALU設計 390
12.3 兼容ARMv8指令集的硬布線
控制器CPU綜合設計 392
附錄 《計算機組成原理》（第七版）
配套教學資源 395
參考文獻 397