本書主要介紹了數(shù)制和碼制、邏輯代數(shù)基礎、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的產生和整形和數(shù)/模和模/數(shù)轉換器、半導體存儲器和可編程邏輯器件、硬件描述語言等，都是信息與通信、自動化和計算機科學技術相關專業(yè)了解有關數(shù)字電路與數(shù)字邏輯基礎及應用的主體內容。
第1章 數(shù)制和碼制
1.1 概述
1.2 幾種常用的數(shù)制
1.3 不同數(shù)制之間的相互轉換
1.4 二進制算術運算
1.5 幾種常用的編碼
本章小結
習題l
第2章 邏輯代數(shù)基礎
2.1 概述
2.2 邏輯代數(shù)的基本運算
2.3 邏輯代數(shù)的基本運算規(guī)則和定律
2.4 邏輯函數(shù)的表示方法
2.5 邏輯函數(shù)的代數(shù)化簡法
2.6 邏輯函數(shù)的卡諾圖化簡法
2.7 具有無關項的邏輯函數(shù)化簡
本章小結
習題2
第3章 邏輯門電路
3.1 概述
3.2 分立元件門電路
3.3 TTL門電路
3.4 常用TTL集成門電路的型號和功能
3.5 CMOS門電路
3.6 常用CMOS集成門電路的型號和功能
3.7 TTL與CMOS門電路的接口
3.8 集成門電路的正確使用
本章小結
習題3
第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析和設計方法
4.3 加法器
4.4 編碼器
4.5 譯碼器
4.6 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.7 數(shù)值比較器
4.8 組合邏輯電路的競爭.冒險
4.9 組合邏輯電路應用電路
本章小結
習題4
第5章 觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5_3電平觸發(fā)的觸發(fā)器
5.4 脈沖觸發(fā)的觸發(fā)器
5.5 邊沿觸發(fā)的觸發(fā)器
5.6 觸發(fā)器的邏輯功能及描述方法
5.7 常見觸發(fā)器芯片
本章小結
習題5
第6章 時序邏輯電路
6.1 概述
6.2 時序邏輯電路的分析方法
6.3 寄存器
6.4 計數(shù)器
6.5 時序邏輯電路的設計方法
6.6 時序邏輯電路應用電路
本章小結
習題6
第7章 脈沖波形的產生和整形
7.1 概述
7.2 施密特觸發(fā)器
7.3 單穩(wěn)態(tài)觸發(fā)器
7.4 多諧振蕩器
7.5 555定時器及其應用
7.6 555定時器應用電路
本章小結
習題7
第8章 數(shù)／模和模／數(shù)轉換器
8.1 概述
8.2 數(shù)／模轉換器(DAC)
8.3 模／數(shù)轉換器(ADC)
8.4 模／數(shù)轉換器應用電路
本章小結
習題8
第9章 半導體存儲器和可編程邏輯器件
9.1 概述
9.2 半導體存儲器
9.3 可編程邏輯器件
9.4 可編程邏輯器件的設計與開發(fā)
本章小結
習題9
第10章 硬件描述語言Verilog HDL
10.1 概述
10.2 Verilog HDL基本語法
10.3 Verilog HDL的操作符
10.4 數(shù)字邏輯電路設計實例
本章小結
習題10
主要參考文獻
書單推薦
