本書由資深模擬版圖設計工程師張海鷹編寫，本書深入淺出地介紹了使用CadenceVirtuoso版圖設計工具和MentorCalibre版圖驗證工具進行CMOS模擬集成電路的版圖設計與驗證的全過程。通過結合CadenceVirtuoso的強大設計功能和MentorCalibre的精確驗證能力，本書旨在為讀者提供一個全面的學習路徑，從CMOS模擬集成電路的基本原理出發(fā)，詳細講解了版圖設計的基礎知識，進而深入到CadenceVirtuoso和MentorCalibre的操作界面及使用技巧，以及CMOS模擬集成電路從概念設計到最終生產(chǎn)的完整流程。