第1章緒論1.1電子產(chǎn)品封裝概述1.1.1半導(dǎo)體封裝技術(shù)1.1.2半導(dǎo)體封裝技術(shù)的發(fā)展階段1.2封裝工藝與設(shè)備1.2.1電子封裝的作用1.2.2從封裝工藝到封裝設(shè)備1.3封裝設(shè)備 第1章緒論1.1電子產(chǎn)品封裝概述1.1.1半導(dǎo)體封裝技術(shù)1.1.2半導(dǎo)體封裝技術(shù)的發(fā)展階段1.2封裝工藝與設(shè)備1.2.1電子封裝的作用1.2.2從封裝工藝到封裝設(shè)備1.3封裝設(shè)備的作用和地位1.3.1裝備決定產(chǎn)業(yè)1.3.2半導(dǎo)體封裝設(shè)備的作用和地位1.4微電子封裝技術(shù)發(fā)展趨勢1.4.1先進封裝技術(shù)1.4.2印制電路板技術(shù)1.4.3中段制程時代的來臨1.4.4環(huán)保綠色封裝參考文獻第2章晶圓測試、減薄、劃片工藝設(shè)備2.1概述2.2晶圓測試工藝設(shè)備2.2.1晶圓探針測試臺2.2.2探針測試卡2.2.3典型測試設(shè)備示例2.3晶圓減薄工藝設(shè)備2.3.1晶圓減薄設(shè)備2.3.2典型減薄設(shè)備示例2.4晶圓劃片工藝設(shè)備2.4.1晶圓劃片設(shè)備2.4.2典型晶圓劃片設(shè)備示例參考文獻第3章芯片互連工藝設(shè)備3.1概述3.2芯片鍵合工藝設(shè)備3.2.1芯片鍵合設(shè)備主要特點及工作原理3.2.2芯片鍵合設(shè)備關(guān)鍵技術(shù)與部件3.2.3典型芯片鍵合設(shè)備示例3.3引線鍵合工藝設(shè)備3.3.1引線鍵合設(shè)備主要特點及工作原理3.3.2引線鍵合設(shè)備關(guān)鍵技術(shù)與部件3.3.3引線鍵合主要工藝參數(shù)3.3.4典型引線鍵合設(shè)備示例3.4載帶自動鍵合(TAB)工藝設(shè)備3.4.1TAB設(shè)備主要特點及工作原理3.4.2TAB設(shè)備關(guān)鍵部件參考文獻第4章芯片封裝工藝設(shè)備4.1概述4.2氣密封裝工藝設(shè)備4.2.1金屬封裝4.2.2陶瓷封裝4.2.3氣密封裝設(shè)備4.3塑料封裝工藝設(shè)備4.3.1塑料封裝技術(shù)及類型4.3.2塑封設(shè)備4.3.3切筋成形機4.3.4引腳鍍錫系統(tǒng)4.3.5印字打標機4.4產(chǎn)品包裝與運輸參考文獻第5章先進封裝工藝設(shè)備5.1概述5.2球柵陣列(BGA)封裝工藝設(shè)備5.2.1BGA封裝5.2.2BGA封裝工藝關(guān)鍵設(shè)備5.3倒裝芯片鍵合工藝設(shè)備5.3.1倒裝芯片鍵合技術(shù)5.3.2倒裝芯片鍵合設(shè)備5.3.3倒裝芯片鍵合輔助工藝設(shè)備5.3.4典型倒裝芯片鍵合設(shè)備示例5.4晶圓級CSP封裝(WLCSP)工藝設(shè)備5.4.1晶圓級封裝技術(shù)5.4.2晶圓級封裝設(shè)備5.4.3重新布線(RDL)技術(shù)5.5系統(tǒng)級封裝工藝設(shè)備5.5.1系統(tǒng)集成5.5.2系統(tǒng)級封裝設(shè)備5.6三維芯片集成工藝設(shè)備5.6.1三維封裝技術(shù)5.6.2三維封裝工藝設(shè)備5.6.3硅通孔(TSV)蝕刻設(shè)備5.6.4激光劃片機5.6.5銅鍍層化學(xué)機械平坦化設(shè)備參考文獻第6章表面貼裝工藝設(shè)備6.1概述6.1.1SMT工藝流程6.1.2SMT生產(chǎn)線主要設(shè)備6.2焊膏涂覆設(shè)備6.2.1絲網(wǎng)印刷設(shè)備6.2.2絲網(wǎng)印刷機6.2.3SMT貼片膠點膠機6.2.4噴射點膠機6.3元器件貼裝工藝設(shè)備6.3.1貼片工藝6.3.2貼片機分類6.3.3貼片機結(jié)構(gòu)類型6.3.4貼片機的工作原理6.3.5貼片機工藝控制6.3.6典型貼片設(shè)備示例6.4SMT焊接工藝設(shè)備6.4.1焊接方法及其特性6.4.2回流焊爐6.4.3波峰焊爐6.4.4無鉛焊接技術(shù)簡述6.5SMT清洗工藝設(shè)備6.5.1清洗工藝6.5.2清洗設(shè)備6.6SMT檢測設(shè)備6.6.1自動光學(xué)檢測(AOI)系統(tǒng)6.6.2自動X射線檢測(AXI)系統(tǒng)6.6.3飛針測試設(shè)備6.6.4在線測試(ICT)設(shè)備6.7SMT電路板返修與維修6.7.1普通SMD的返修6.7.2BGA的返修6.7.3BGA置球返修6.7.4典型返修系統(tǒng)示例參考文獻第7章厚、薄膜電路封裝工藝設(shè)備7.1概述7.2厚膜電路封裝工藝設(shè)備7.2.1厚膜電路封裝工藝7.2.2厚膜電路工藝設(shè)備7.3薄膜電路封裝工藝設(shè)備7.3.1薄膜電路封裝工藝7.3.2薄膜電路工藝設(shè)備7.4低溫共燒陶瓷(LTCC)基板工藝設(shè)備7.4.1LTCC技術(shù)7.4.2LTCC制作工藝7.4.3多層陶瓷工藝設(shè)備參考文獻第8章印制電路板工藝設(shè)備8.1概述8.1.1電子產(chǎn)品的多樣化8.1.2PCB基板薄型化8.1.3高速信息處理用PCB8.1.4高耐熱性PCB基板8.2印制電路板的類型8.2.1多層板(MPCB)8.2.2高密度互連板 (HDI)8.2.3埋置元件印制電路板8.2.4撓性PCB(FPC)8.3印制電路板的制造工藝8.3.1內(nèi)層板制作工藝8.3.2多層板壓合8.3.3撓性板制造工藝8.4印制電路板相關(guān)工藝設(shè)備8.4.1光繪設(shè)備8.4.2蝕刻設(shè)備8.4.3PCB真空層壓設(shè)備8.4.4鉆孔設(shè)備8.4.5電鍍銅設(shè)備8.4.6絲網(wǎng)印刷設(shè)備8.4.7PCB電性能測試設(shè)備8.4.8自動光學(xué)檢測(AOI)系統(tǒng)8.4.9PCB成形設(shè)備8.4.10激光打標設(shè)備參考文獻第9章超大規(guī)模集成電路測試工藝設(shè)備9.1概述9.1.1IC測試的主要過程9.1.2測試的分類9.2集成電路測試系統(tǒng)9.2.1集成電路測試系統(tǒng)分類9.2.2電路測試原理9.2.3集成電路測試內(nèi)容9.2.4分布式集成電路測試系統(tǒng)9.2.5內(nèi)建自測試(BIST)9.2.6集成電路測試驗證系統(tǒng)9.3數(shù)字集成電路測試系統(tǒng)9.3.1數(shù)字集成電路測試原理9.3.2數(shù)字集成電路測試順序9.3.3數(shù)字集成電路設(shè)計和生產(chǎn)中的測試9.3.4數(shù)字集成電路測試系統(tǒng)工作原理9.3.5數(shù)字LSI/VLSI測試系統(tǒng)9.4模擬電路測試系統(tǒng)9.4.1模擬電路測試所需儀器9.4.2模擬電路測試系統(tǒng)的系統(tǒng)結(jié)構(gòu)9.4.3模擬測試系統(tǒng)儀器構(gòu)成原理9.4.4現(xiàn)代模擬集成電路測試系統(tǒng)9.4.5模擬IC測試平臺9.5數(shù)�；旌闲盘柤�成電路測試系統(tǒng)9.5.1混合信號電路的測試需求9.5.2數(shù)�；旌想娐窚y試方法9.5.3混合信號電路測試系統(tǒng)的體系結(jié)構(gòu)9.5.4混合信號電路測試系統(tǒng)的同步9.5.5混合信號電路測試系統(tǒng)9.5.6數(shù)�；旌想娐窚y試系統(tǒng)示例9.6SoC測試系統(tǒng)9.6.1測試復(fù)雜性9.6.2SoC測試設(shè)備9.6.3T2000 SoC測試系統(tǒng)平臺9.6.4SoC測試系統(tǒng)示例9.7RF測試9.7.1應(yīng)對RF測試的ATE功能9.7.2數(shù)字RF測試系統(tǒng)9.7.3射頻芯片測試的調(diào)制向量網(wǎng)絡(luò)分析9.7.4射頻晶圓測試9.8網(wǎng)絡(luò)測試系統(tǒng)9.8.1虛擬儀器的出現(xiàn)9.8.2網(wǎng)絡(luò)化儀器儀表9.9集成電路自動測試設(shè)備(ATE)9.9.1自動測試設(shè)備的類型9.9.2典型測試系統(tǒng)示例9.10VLSI測試的未來參考文獻第10章電子封裝模具10.1概述10.1.1電子封裝模具分類與簡介10.1.2引線框架模具10.1.3塑封模具10.1.4切筋成形模具10.2電子封裝模具結(jié)構(gòu)特點10.2.1引線框架模具的結(jié)構(gòu)特點10.2.2塑封模具的結(jié)構(gòu)特點10.2.3半導(dǎo)體切筋成形模具的結(jié)構(gòu)特點10.3電子封裝模具技術(shù)特點10.3.1引線框架模具的技術(shù)特點10.3.2半導(dǎo)體塑封模具的技術(shù)特點10.3.3半導(dǎo)體切筋成形模具的技術(shù)特點10.4電子封裝模具制造與調(diào)試10.4.1模具制造與工藝10.4.2引線框架模具的安裝與調(diào)試10.4.3半導(dǎo)體塑封模具的安裝與調(diào)試10.4.4半導(dǎo)體切筋成形模具的安裝與調(diào)試參考文獻附錄電子封裝縮略語