第1章 集成電路基礎(chǔ)
1.1 IC基礎(chǔ)知識
1.1.1 半導(dǎo)體的基本概念
1.1.2 集成電路制造工藝
1.1.3 集成電路性能評價
1.2 集成電路中的基本邏輯電路
1.2.1 MOS晶體管的工作原理
1.2.2 數(shù)字集成電路中基本元件
1.3 SoC技術(shù)基本概念
1.3.1 VLSI設(shè)計的抽象等級
1.3.2 SOC設(shè)計技術(shù)
1.3.3　IP核的概念
1.4 信號的傳輸?shù)耐暾��?br /> 1.4.1 集成電路的封裝
1.4.2 信號傳輸?shù)钠ヅ?br /> 1.4.3 傳輸線上信號的完整性
第2章 可編程ASIC芯片技術(shù)
2.1 ASIC技術(shù)基礎(chǔ)
2.1.1 ASIC器件的基本概念
2.1.2 可編程ASIC系統(tǒng)的設(shè)計方法
2.1.3 邊界掃描測試技術(shù)
2.2 PLD的硬件結(jié)構(gòu)
2.2.1 SPLD的硬件結(jié)構(gòu)
2.2.2 CPLD的基本概念
2.2.3　CPLD的結(jié)構(gòu)分析
2.3 FPGA的硬件結(jié)構(gòu)
2.3.1 FPGA的基本概念
2.3.2　FPGA的基本結(jié)構(gòu)分析
2.3.3　FPGA的新增資源
第3章 VHDL的基本語法現(xiàn)象
3.1 VHDL的基本語法規(guī)則
3.1.1　VHDL對標(biāo)識符的規(guī)定
3.1.2 VHDL的數(shù)據(jù)類型
3.1.3 VHDL的對象描述
3.1.4 VHDL的運算操作符
3.2 順序語句和并行語句的描述
3.2.1 順序描述語句
3.2.2 并發(fā)描述語句
3.3 VHDL的屬性描述
3.3.1 數(shù)值類屬性
3.3.2 函數(shù)類屬性
3.3.3 信號類屬性
3.3.4 數(shù)據(jù)類型類屬性
3.3.5 數(shù)據(jù)區(qū)間類屬性
3.3.6 用戶自定義的屬性
第4章 VHDL程序的結(jié)構(gòu)
4.1 VHDL中的庫和程序包
4.1.1 庫的聲明與使用
4.1.2 程序包的聲明與使用
4.2 VHDL中的實體與結(jié)構(gòu)體
4.2.1 實體的聲明
4.2.2 結(jié)構(gòu)體的聲明
4.3 子結(jié)構(gòu)體的描述
4.3.1 進程語句的描述
4.3.2 塊語句的描述
4.3.3 過程語句的描述
4.3.4 函數(shù)語句的描述
4.4 結(jié)構(gòu)體描述方法
4.4.1 結(jié)構(gòu)體的行為描述方式
4.4.2 結(jié)構(gòu)體的寄存器傳輸級描述方式
4.4.3 結(jié)構(gòu)體的結(jié)構(gòu)描述方式
4. 5 配置語句的描述
第5章 通信系統(tǒng)中的應(yīng)用設(shè)計
5.1 存儲器程序設(shè)計
5.1.1 只讀存儲器設(shè)計
5.1.2 隨機存儲器設(shè)計
5.1.3 先入先出存儲器設(shè)計
5.2 串行接口程序設(shè)計
5.2.1 RS232串行接口設(shè)計
5.2.2 SPI串行接口設(shè)計
5.3 頻率發(fā)生器設(shè)計
5.3.1 DDS控制電路設(shè)計
5.3.2 數(shù)字頻率信號發(fā)生器設(shè)計
5.4 信號檢測與調(diào)制電路設(shè)計
5.4.1 信號檢測電路設(shè)計
5.4.2 信號調(diào)制控制電路設(shè)計
第6章 軟件平臺的應(yīng)用
6.1 基于原理圖輸入的設(shè)計方法
6.2 基于IP核輸入的設(shè)計方法
6.3 基于狀態(tài)圖輸入的設(shè)計方法
6.4 基于VHDL輸入的設(shè)計方法