數(shù)字電子技術(shù)基礎(chǔ)(第2版)
定 價(jià):45 元
- 作者:張寶榮 主編
- 出版時(shí)間:2015/2/1
- ISBN:9787121254680
- 出 版 社:電子工業(yè)出版社
- 中圖法分類:TN79
- 頁碼:372
- 紙張:膠版紙
- 版次:2
- 開本:16開
本書為高等學(xué)!笆濉彪姎庾詣(dòng)化類規(guī)劃教材之一,也是燕山大學(xué)的“數(shù)字電子技術(shù)基礎(chǔ)”河北省精品課程配套教材,是根據(jù)近年來數(shù)字電子技術(shù)的新發(fā)展和課程組多年的教學(xué)實(shí)踐積累,針對(duì)數(shù)字電子技術(shù)課程教學(xué)基本要求和學(xué)習(xí)特點(diǎn)而編寫的。
全書包括數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件、脈沖波形的產(chǎn)生與整形、數(shù)模和模數(shù)轉(zhuǎn)換,共8章?紤]到EDA技術(shù)已成為數(shù)字電路設(shè)計(jì)的首要手段,本書加入了目前比較流行的EDA設(shè)計(jì)軟件MAX+PLUSⅡ的內(nèi)容,并結(jié)合具體章節(jié)給出了軟件的應(yīng)用方法。本教材可滿足學(xué)時(shí)較少情況下的教學(xué),適宜48~60學(xué)時(shí)的教學(xué)。為了方便教學(xué)和自學(xué),配備有實(shí)用的電子課件和習(xí)題簡(jiǎn)解。
傳統(tǒng)技術(shù)課程融合EDA新技術(shù)的新編教材。第2版,經(jīng)多年實(shí)際教學(xué)檢驗(yàn)的精品課程優(yōu)秀教材。
第1版前言
為適應(yīng)新形勢(shì)下電子技術(shù)的高速發(fā)展和社會(huì)需求,高等教育對(duì)電氣信息類人才的培養(yǎng)提出了更高要求,教材內(nèi)容更新和定位面臨新的挑戰(zhàn)。“數(shù)字電子技術(shù)基礎(chǔ)”是電氣信息類學(xué)生的專業(yè)基礎(chǔ)課程,也是實(shí)踐性很強(qiáng)的技術(shù)基礎(chǔ)課程。隨著數(shù)字化和信息化技術(shù)的飛速發(fā)展,數(shù)字課程對(duì)學(xué)生知識(shí)和能力的提升凸顯出更重要的作用。
遵照教育部對(duì)“電子技術(shù)基礎(chǔ)課程教學(xué)的基本要求”,要把學(xué)生培養(yǎng)成為有一定理論基礎(chǔ),有較強(qiáng)的實(shí)戰(zhàn)能力,有足夠的創(chuàng)新意識(shí)的應(yīng)用型人才。我們從事數(shù)字電子技術(shù)基礎(chǔ)教學(xué)工作多年,并堅(jiān)持教學(xué)改革實(shí)踐,積累了豐富的經(jīng)驗(yàn),燕山大學(xué)“數(shù)字電子技術(shù)基礎(chǔ)”課程于2002年獲得河北省首批精品課程稱號(hào),并于2003年全面展開EDA實(shí)踐教學(xué),2004年的“數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)”項(xiàng)目獲河北省教學(xué)成果二等獎(jiǎng)。
教學(xué)的實(shí)踐和體會(huì)使我們感到,器件的更新、技術(shù)的發(fā)展使教學(xué)內(nèi)容不斷增加,而課內(nèi)教學(xué)時(shí)數(shù)又在減少的形勢(shì)下,編寫一本適宜理論學(xué)時(shí)數(shù)較少,但密切聯(lián)系實(shí)踐,突出工程應(yīng)用的教材是非常必要的。
本書具有以下幾個(gè)特點(diǎn):
1.適宜較少學(xué)時(shí)教學(xué) 第1版前言
為適應(yīng)新形勢(shì)下電子技術(shù)的高速發(fā)展和社會(huì)需求,高等教育對(duì)電氣信息類人才的培養(yǎng)提出了更高要求,教材內(nèi)容更新和定位面臨新的挑戰(zhàn)!皵(shù)字電子技術(shù)基礎(chǔ)”是電氣信息類學(xué)生的專業(yè)基礎(chǔ)課程,也是實(shí)踐性很強(qiáng)的技術(shù)基礎(chǔ)課程。隨著數(shù)字化和信息化技術(shù)的飛速發(fā)展,數(shù)字課程對(duì)學(xué)生知識(shí)和能力的提升凸顯出更重要的作用。
遵照教育部對(duì)“電子技術(shù)基礎(chǔ)課程教學(xué)的基本要求”,要把學(xué)生培養(yǎng)成為有一定理論基礎(chǔ),有較強(qiáng)的實(shí)戰(zhàn)能力,有足夠的創(chuàng)新意識(shí)的應(yīng)用型人才。我們從事數(shù)字電子技術(shù)基礎(chǔ)教學(xué)工作多年,并堅(jiān)持教學(xué)改革實(shí)踐,積累了豐富的經(jīng)驗(yàn),燕山大學(xué)“數(shù)字電子技術(shù)基礎(chǔ)”課程于2002年獲得河北省首批精品課程稱號(hào),并于2003年全面展開EDA實(shí)踐教學(xué),2004年的“數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)”項(xiàng)目獲河北省教學(xué)成果二等獎(jiǎng)。
教學(xué)的實(shí)踐和體會(huì)使我們感到,器件的更新、技術(shù)的發(fā)展使教學(xué)內(nèi)容不斷增加,而課內(nèi)教學(xué)時(shí)數(shù)又在減少的形勢(shì)下,編寫一本適宜理論學(xué)時(shí)數(shù)較少,但密切聯(lián)系實(shí)踐,突出工程應(yīng)用的教材是非常必要的。
本書具有以下幾個(gè)特點(diǎn):
1.適宜較少學(xué)時(shí)教學(xué)
本著“;A(chǔ),重實(shí)踐,少而精”的原則,整合了教學(xué)內(nèi)容。加強(qiáng)了絕緣柵場(chǎng)效應(yīng)管的原理知識(shí),可方便CMOS門教學(xué)并為先“數(shù)字”后“模擬”的教學(xué)模式創(chuàng)造條件;適當(dāng)精簡(jiǎn)了CMOS門特性曲線講解,以加大器件產(chǎn)品的比對(duì)和參數(shù)列表為補(bǔ)充;將555定時(shí)器及其脈沖電路作為“脈沖波形的產(chǎn)生與整形”一章的開篇主體部分,具有知識(shí)的完整性和獨(dú)立性,不受章內(nèi)后續(xù)內(nèi)容的影響,便于教學(xué)內(nèi)容的裁剪。本教材建議學(xué)時(shí)數(shù)為48~60學(xué)時(shí)。
2.增加教材的可讀性
本書和傳統(tǒng)教材相比,適度增大了圖、表比例,強(qiáng)化知識(shí)對(duì)比和總結(jié),并注重對(duì)“難點(diǎn)”內(nèi)容進(jìn)行細(xì)致的推理解析和附圖說明。每章設(shè)有“內(nèi)容提要”和“本章小結(jié)”,并給出“教學(xué)基本要求”和“重點(diǎn)內(nèi)容”。教材附帶習(xí)題和思考題簡(jiǎn)解、邏輯符號(hào)對(duì)照表及常用數(shù)字集成芯片列表,利于學(xué)生閱讀和自學(xué)。
3.突出了集成電路內(nèi)容
除門電路和觸發(fā)器較多涉及內(nèi)部電路外,全書加大了集成芯片及系列產(chǎn)品的介紹和應(yīng)用舉例,把側(cè)重點(diǎn)放在對(duì)集成電路的認(rèn)知和使用方面,以利于學(xué)生實(shí)戰(zhàn)能力培養(yǎng)和工程意識(shí)加強(qiáng)。
4.融合EDA課程設(shè)計(jì)內(nèi)容
可編程邏輯器件PLD近年來發(fā)展迅速,大容量、高速率的器件不斷出現(xiàn),在科技領(lǐng)域廣泛應(yīng)用。本書除在第6章介紹PLD的工作原理和電路結(jié)構(gòu)外,還在其他章節(jié)介紹了可編程邏輯器件的編程軟件的使用方法,在相關(guān)章節(jié)結(jié)合教學(xué)內(nèi)容配備相應(yīng)的EDA實(shí)用例題。這些例題來自我們多年的EDA課程設(shè)計(jì)教學(xué)實(shí)踐,學(xué)生能夠?qū)W以致用,為創(chuàng)新能力的培養(yǎng)打下必要的基礎(chǔ)。
5.采用國(guó)際上常用的圖形邏輯符號(hào)
為便于學(xué)生較快地適應(yīng)實(shí)際工作,中、大規(guī)模集成電路的圖形符號(hào)采用國(guó)外教材、技術(shù)資料和EDA軟件中普遍使用的習(xí)慣畫法,即示意性框圖畫法。本書基本運(yùn)算和復(fù)合運(yùn)算的邏輯符號(hào)均采用國(guó)際上常用的圖形邏輯符號(hào)。
6.適宜多樣化教學(xué)
教材配套提供電子課件、電子習(xí)題簡(jiǎn)解及EDA課程設(shè)計(jì)教學(xué)軟件。
另外,教材中把EDA的相關(guān)知識(shí)和MAX+PLUSⅡ的設(shè)計(jì)舉例、集成邏輯門電路的實(shí)際應(yīng)用問題及組合和時(shí)序電路的綜合設(shè)計(jì)等內(nèi)容暫定為選學(xué)部分。因?yàn)檫@些內(nèi)容應(yīng)用性較強(qiáng)且占用學(xué)時(shí)較多,這樣會(huì)方便教材使用院校根據(jù)學(xué)校EDA硬件環(huán)境是否具備,或EDA是否再單獨(dú)設(shè)課,做靈活的教學(xué)安排,同時(shí)也方便學(xué)時(shí)較少的學(xué)校做必要的內(nèi)容取舍而不影響本課程知識(shí)的整體性。
本書由燕山大學(xué)數(shù)字電子技術(shù)教研組全體老師共同完成。其中劉雪強(qiáng)編寫第1章,李江昊編寫第4、5章,黃震編寫第6章及教材中EDA相關(guān)內(nèi)容,郭璇編寫第8章,常丹華編寫了第2章并負(fù)責(zé)全書的組織和統(tǒng)稿工作,張寶榮編寫第3、7章并負(fù)責(zé)全書的核查和修改工作。
對(duì)本書選用的參考文獻(xiàn)的著作者,我們致以真誠的感謝。限于編者水平,書中難免有錯(cuò)誤和不妥之處,敬請(qǐng)業(yè)界同仁和讀者批評(píng)指正。
編 者
2011年1月
第2版前言
本書是在《數(shù)字電子技術(shù)基礎(chǔ)》(第1版)的基礎(chǔ)上修訂而成,其知識(shí)體系結(jié)構(gòu)與第1版一致。修訂目的是為進(jìn)一步方便教學(xué),提高教學(xué)效率。
修訂工作除了修正第1版的不足之外,主要針對(duì)以下幾個(gè)方面進(jìn)行:
第1章數(shù)字邏輯基礎(chǔ),主要是新增了關(guān)于任意項(xiàng)的內(nèi)容和例題,補(bǔ)充了真值表到表達(dá)式轉(zhuǎn)換更為通用的方法。第2章邏輯門電路,主要是充實(shí)了TTL反相器電路工作原理的分析方法,新增了驅(qū)動(dòng)與負(fù)載關(guān)系部分,以加強(qiáng)數(shù)電和模電在內(nèi)容上的聯(lián)系。第3章組合邏輯電路,主要增加了對(duì)組合邏輯電路和時(shí)序邏輯電路的區(qū)別的深入討論。第4章觸發(fā)器,主要是補(bǔ)充了觸發(fā)器的存儲(chǔ)核心電路,對(duì)觸發(fā)器的動(dòng)作特點(diǎn)與電路結(jié)構(gòu)的對(duì)應(yīng)關(guān)系進(jìn)行了深入說明。第5章時(shí)序邏輯電路,主要是在時(shí)序邏輯電路設(shè)計(jì)部分新增了求驅(qū)動(dòng)方程更為通用的方法;增加了計(jì)數(shù)器進(jìn)位信號(hào)的構(gòu)成原理,細(xì)化了構(gòu)成任意進(jìn)制計(jì)數(shù)器的過程,增加了在定時(shí)場(chǎng)合經(jīng)常用到的“單次/觸發(fā)計(jì)數(shù)器”內(nèi)容。第6章半導(dǎo)體存儲(chǔ)器與可編程邏輯器件,在VHDL部分增加了加法器程序,替換了計(jì)數(shù)器程序,新增了Signal和Variable內(nèi)容的說明和習(xí)題。第7章脈沖波形的產(chǎn)生與整形和第8章數(shù)模和模數(shù)轉(zhuǎn)換也進(jìn)行了相應(yīng)內(nèi)容的調(diào)整。附錄部分新增了附錄C,主要內(nèi)容為EDA軟件元件庫說明和部分常用邏輯符號(hào)及對(duì)應(yīng)名稱列表,以方便EDA實(shí)踐教學(xué)。
本書由燕山大學(xué)數(shù)字電子技術(shù)教研組全體老師共同完成。其中劉雪強(qiáng)修訂第1章,李江昊和付廣偉修訂第4、5章,郭璇修訂第8章,張寶榮和高美靜修訂第3、7章。由于常丹華老師已經(jīng)退休,第2章修訂工作由劉燕燕負(fù)責(zé)。黃震和張保軍修訂第6章和教材中EDA相關(guān)內(nèi)容,以及全書的組織和統(tǒng)稿工作。
感謝常丹華老師在本書第1版編寫和第2版修訂過程中做的大量工作。借此機(jī)會(huì),祝常丹華老師退休生活快樂!
對(duì)本書選用的參考文獻(xiàn)的著作者,我們致以真誠的感謝。限于編者水平,書中若有錯(cuò)誤和不妥之處,敬請(qǐng)業(yè)界同仁和讀者批評(píng)指正。
編 者
2015年1月
張寶榮博士,燕山大學(xué)副教授,河北省首批精品課“數(shù)字電子技術(shù)基礎(chǔ)”負(fù)責(zé)人,從事數(shù)字電子技術(shù)教學(xué)工作多年,經(jīng)驗(yàn)豐富,注重傳統(tǒng)教學(xué)與新技術(shù)的融合。
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 數(shù)字信號(hào)與數(shù)字電路 2
1.1.1 數(shù)字信號(hào) 2
1.1.2 數(shù)字電路 3
1.2 數(shù)制和碼制 4
1.2.1 幾種常用的數(shù)制 4
1.2.2 不同數(shù)制間的轉(zhuǎn)換 7
1.2.3 幾種常用的碼制 8
1.3 邏輯代數(shù) 10
1.3.1 邏輯代數(shù)中3種基本運(yùn)算 10
1.3.2 復(fù)合邏輯運(yùn)算 12
1.3.3 邏輯代數(shù)的基本公式 14
1.3.4 邏輯代數(shù)的常用公式 16
1.3.5 邏輯代數(shù)的基本定理 17
1.4 邏輯函數(shù)及其表示方法 18 第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 數(shù)字信號(hào)與數(shù)字電路 2
1.1.1 數(shù)字信號(hào) 2
1.1.2 數(shù)字電路 3
1.2 數(shù)制和碼制 4
1.2.1 幾種常用的數(shù)制 4
1.2.2 不同數(shù)制間的轉(zhuǎn)換 7
1.2.3 幾種常用的碼制 8
1.3 邏輯代數(shù) 10
1.3.1 邏輯代數(shù)中3種基本運(yùn)算 10
1.3.2 復(fù)合邏輯運(yùn)算 12
1.3.3 邏輯代數(shù)的基本公式 14
1.3.4 邏輯代數(shù)的常用公式 16
1.3.5 邏輯代數(shù)的基本定理 17
1.4 邏輯函數(shù)及其表示方法 18
1.4.1 邏輯函數(shù)的定義 18
1.4.2 邏輯函數(shù)的表示方法 18
1.4.3 各種表示方法間的相互轉(zhuǎn)換 19
1.5 邏輯函數(shù)的化簡(jiǎn) 21
1.5.1 邏輯函數(shù)的最簡(jiǎn)形式 21
1.5.2 公式化簡(jiǎn)法 21
1.5.3 卡諾圖化簡(jiǎn)法 23
1.6* EDA技術(shù)概述 32
1.6.1 EDA發(fā)展回顧 33
1.6.2 EDA系統(tǒng)構(gòu)成 34
1.6.3 EDA工具發(fā)展趨勢(shì) 34
1.6.4 EDA工具軟件MAX+PLUS Ⅱ簡(jiǎn)介 36
本章小結(jié) 37
習(xí)題與思考題 38
第2章 邏輯門電路 42
2.1 半導(dǎo)體二極管門電路 43
2.1.1 二極管的開關(guān)特性 43
2.1.2 二極管門電路 45
2.2 半導(dǎo)體三極管門電路 46
2.2.1 三極管的開關(guān)特性 46
2.2.2 三極管反相器 49
2.3 TTL集成門電路 50
2.3.1 TTL反相器電路結(jié)構(gòu)及原理 50
2.3.2 TTL反相器的電壓傳輸特性和抗干擾能力 53
2.3.3 TTL反相器的靜態(tài)輸入特性、輸出特性和負(fù)載能力 55
2.3.4 TTL反相器的動(dòng)態(tài)特性 60
2.3.5 TTL門電路的其他類型 62
2.3.6 TTL集成門系列簡(jiǎn)介 71
2.4 CMOS集成門電路 73
2.4.1 MOS管的開關(guān)特性 74
2.4.2 CMOS反相器的電路結(jié)構(gòu)和工作原理 79
2.4.3 CMOS反相器的特性及參數(shù) 80
2.4.4 CMOS門電路的其他類型 82
2.4.5 CMOS集成門系列簡(jiǎn)介 86
2.5* 集成門電路的實(shí)際應(yīng)用問題 88
2.5.1 集成門電路使用應(yīng)注意的問題 88
2.5.2 TTL電路與CMOS電路之間的接口問題 90
本章小結(jié) 92
習(xí)題與思考題 92
第3章 組合邏輯電路 98
3.1 概述 99
3.2 組合邏輯電路的分析與設(shè)計(jì) 100
3.2.1 組合邏輯電路的分析 100
3.2.2 組合邏輯電路的設(shè)計(jì) 102
3.3 常用組合邏輯電路 105
3.3.1 編碼器 106
3.3.2 譯碼器 113
3.3.3 數(shù)據(jù)選擇器 123
3.3.4 加法器 126
3.3.5 數(shù)值比較器 130
3.4 用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路 135
3.4.1 用譯碼器設(shè)計(jì)組合邏輯電路 135
3.4.2 用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 138
3.4.3 用加法器設(shè)計(jì)組合邏輯電路 140
3.4.4* 綜合設(shè)計(jì) 143
3.5 組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象 146
3.5.1 競(jìng)爭(zhēng)—冒險(xiǎn)的概念及其產(chǎn)生原因 146
3.5.2 消除競(jìng)爭(zhēng)—冒險(xiǎn)的方法 147
3.6* 用MAX+PLUS Ⅱ設(shè)計(jì)組合邏輯電路 150
本章小結(jié) 153
習(xí)題與思考題 153
第4章 觸發(fā)器 156
4.1 概述 157
4.2 基本SR觸發(fā)器(SR鎖存器) 157
4.2.1 由與非門構(gòu)成的基本SR觸發(fā)器 157
4.2.2 由或非門構(gòu)成的基本SR觸發(fā)器 160
4.3 同步觸發(fā)器(電平觸發(fā)) 162
4.3.1 同步SR觸發(fā)器 162
4.3.2 同步D觸發(fā)器(D鎖存器) 165
4.4 主從觸發(fā)器(脈沖觸發(fā)) 166
4.4.1 主從SR觸發(fā)器 166
4.4.2 主從JK觸發(fā)器 169
4.5 邊沿觸發(fā)器(邊沿觸發(fā)) 171
4.5.1 維持阻塞結(jié)構(gòu)的邊沿觸發(fā)器 171
4.5.2 基于門電路傳輸延遲的邊沿JK觸發(fā)器 174
4.5.3 邊沿D觸發(fā)器(利用兩個(gè)同步D觸發(fā)器構(gòu)成) 176
4.6 觸發(fā)器的邏輯功能及描述方法 178
4.7 集成觸發(fā)器 180
4.7.1 常用集成觸發(fā)器 180
4.7.2 觸發(fā)器的功能轉(zhuǎn)換 182
4.8 觸發(fā)器應(yīng)用舉例 184
4.9* 用MAX+PLUS II驗(yàn)證觸發(fā)器邏輯功能 185
本章小結(jié) 186
習(xí)題與思考題 186
第5章 時(shí)序邏輯電路 191
5.1 時(shí)序電路的基本概念 192
5.1.1 時(shí)序電路的分類 192
5.1.2 時(shí)序電路的基本結(jié)構(gòu)和描述方法 192
5.2 同步時(shí)序電路的分析方法 194
5.2.1 同步時(shí)序電路的分析任務(wù) 194
5.2.2 同步時(shí)序電路的分析步驟 194
5.3 寄存器 199
5.3.1 寄存器和移位寄存器結(jié)構(gòu)組成及工作原理 199
5.3.2 集成(移位)寄存器及其應(yīng)用 201
5.4 計(jì)數(shù)器 205
5.4.1 同步計(jì)數(shù)器結(jié)構(gòu)組成及原理 206
5.4.2 異步計(jì)數(shù)器結(jié)構(gòu)組成及原理 212
5.4.3 集成計(jì)數(shù)器及其應(yīng)用 214
5.5 同步時(shí)序電路的設(shè)計(jì)方法 223
5.5.1 時(shí)序電路設(shè)計(jì)的基本任務(wù) 223
5.5.2 時(shí)序電路的設(shè)計(jì)步驟 223
5.6 用中規(guī)模集成電路設(shè)計(jì)時(shí)序電路 230
5.6.1 用移位寄存器設(shè)計(jì) 230
5.6.2 用計(jì)數(shù)器設(shè)計(jì) 231
5.6.3* 綜合設(shè)計(jì) 233
5.7* MAX+PLUS II設(shè)計(jì)時(shí)序邏輯電路 236
本章小結(jié) 239
習(xí)題與思考題 239
第6章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件 242
6.1 概述 243
6.2 隨機(jī)存儲(chǔ)器RAM 245
6.2.1 RAM存儲(chǔ)單元 245
6.2.2 RAM的結(jié)構(gòu) 246
6.2.3 RAM的擴(kuò)展 249
6.3 只讀存儲(chǔ)器ROM 251
6.3.1 固定ROM 251
6.3.2 可編程只讀存儲(chǔ)器PROM 252
6.3.3 現(xiàn)代常用ROM 256
6.4 可編程邏輯器件PLD 259
6.4.1 PLD基本原理 259
6.4.2 PLD分類 261
6.5 高密度可編程邏輯器件 263
6.5.1 復(fù)雜可編程邏輯器件CPLD 263
6.5.2 現(xiàn)場(chǎng)可編程門陣列FPGA 265
6.5.3 基于芯片的設(shè)計(jì)方法 267
6.6* 硬件描述語言簡(jiǎn)介 268
6.6.1 VHDL簡(jiǎn)介 269
6.6.2 VHDL描述邏輯電路舉例 271
本章小結(jié) 278
習(xí)題與思考題 278
第7章 脈沖波形的產(chǎn)生與整形 280
7.1 概述 281
7.1.1 矩形脈沖及其基本特性 281
7.1.2 矩形脈沖的產(chǎn)生和整形方法 282
7.2 555定時(shí)器及其脈沖電路 282
7.2.1 555定時(shí)器及其工作原理 282
7.2.2 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 285
7.2.3 由555定時(shí)器構(gòu)成的施密特觸發(fā)器 289
7.2.4 由555定時(shí)器構(gòu)成的多諧振蕩器 295
7.3 集成和其他單穩(wěn)態(tài)觸發(fā)器 298
7.3.1 由門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 298
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 299
7.4 集成和其他施密特觸發(fā)器 301
7.4.1 由門電路構(gòu)成的施密特觸發(fā)器 301
7.4.2 集成施密特觸發(fā)器 302
7.5 其他多諧振蕩器 304
7.5.1 由門電路構(gòu)成的多諧振蕩器 304
7.5.2 石英晶體多諧振蕩器 306
本章小結(jié) 308
習(xí)題與思考題 308
第8章 數(shù)模和模數(shù)轉(zhuǎn)換 311
8.1 概述 312
8.2 數(shù)模轉(zhuǎn)換器(DAC) 312
8.2.1 DAC的基本原理 312
8.2.2 倒T形電阻網(wǎng)絡(luò)DAC 313
8.2.3 權(quán)電流型DAC 314
8.2.4 數(shù)模轉(zhuǎn)換輸出極性的擴(kuò)展 317
8.2.5 DAC的主要技術(shù)參數(shù) 319
8.2.6 集成DAC 321
8.3 模數(shù)轉(zhuǎn)換器(ADC) 323
8.3.1 ADC的基本原理 323
8.3.2 并聯(lián)比較型ADC 325
8.3.3 逐次漸近型ADC 326
8.3.4 雙積分型ADC 328
8.3.5 ADC的主要技術(shù)參數(shù) 331
8.3.6 集成ADC 332
8.4 取樣-保持電路 333
本 章 小 結(jié) 335
習(xí)題與思考題 335
附錄A 常用的數(shù)字邏輯集成電路 338
附錄B 邏輯符號(hào)對(duì)照表 343
附錄C EDA軟件元件庫 345
附錄D 部分習(xí)題與思考題解答 347
參考文獻(xiàn) 358