本書在《從算法設計到硬件邏輯的實現(xiàn)——復雜數(shù)字邏輯系統(tǒng)的Verilog HDL設計技術和方法》（2001高等教育出版社版）基礎上，做了許多修改，補充了一些常用的Verilog 2001標準的新內(nèi)容，添加了一些由淺入深的常用設計示例，再逐步過渡到工程設計范例的講解。為了使不同層次的讀者都有所收獲，教材上冊的前八章可以作為本科生的入門教材，從第九章到十八章可以作為本科高年級或研究生學習數(shù)字系統(tǒng)設計的參考，也可以作為有數(shù)字電路基礎知識的年輕工程師們的自學教材。每章講課或者閱讀大約需要用兩小時。每章后都有總結(jié)和思考題幫助同學們復習課堂講述的內(nèi)容。本書同時配有光盤和Verilog HDL語法手冊及實驗練習配套用書。光盤內(nèi)有用Power Ponit編寫的教案，供老師和同學參考，還有許多已經(jīng)錄入的練習示范題，可供同學直接模仿、修改和參考，以便更快地掌握Verilog設計方法。 本書緊跟數(shù)字設計技術的最新發(fā)展，可以作為計算機、電子技術及相關專業(yè)的教材，也可供工程技術和科研人員參考使用。