《電子設(shè)計(jì)與嵌入式開發(fā)實(shí)踐叢書：FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》面向廣大的FPGA/CPLD初學(xué)者，從零基礎(chǔ)開始講述FPGA/CPLD以及相關(guān)的基礎(chǔ)知識(shí)，并以一個(gè)支持各種入門、進(jìn)階的子母板形式的學(xué)習(xí)套件為實(shí)驗(yàn)平臺(tái)，針對(duì)Altera公司的Cyclone Ⅲ器件量身打造的24個(gè)應(yīng)用實(shí)例貫穿其中。實(shí)例講解深入淺出，不僅有基本的Verilog語(yǔ)法講解，也有設(shè)計(jì)思路和背景知識(shí)的詳細(xì)描述； 開發(fā)工具（Quartus Ⅱ+ModelSim）的使用更是手把手、圖文并茂地展示給讀者。
　　《電子設(shè)計(jì)與嵌入式開發(fā)實(shí)踐叢書：FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》內(nèi)容由淺入深，很適合廣大可編程邏輯器件的初學(xué)者作為入門和進(jìn)階的教材，也適合作為電子信息、計(jì)算機(jī)等專業(yè)本科生、研究生以及具有一定電子專業(yè)知識(shí)背景的電子工程師的參考用書。

第1章 概念掃盲
1.1 FPGA簡(jiǎn)單入門
1.2 FPGA應(yīng)用領(lǐng)域
1.3 FPGA的優(yōu)勢(shì)
1.4 開發(fā)流程
思考


第2章 邏輯設(shè)計(jì)基礎(chǔ)
2.1 0和1——精彩世界由此開始
2.2 表面現(xiàn)象揭秘——邏輯關(guān)系
2.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
思考


第3章 實(shí)驗(yàn)平臺(tái)板級(jí)設(shè)計(jì)
3.1 FPGA板級(jí)電路設(shè)計(jì)五要素
3.1.1 能量供應(yīng)——電源電路
3.1.2 心臟跳動(dòng)——時(shí)鐘電路
3.1.3 狀態(tài)初始——復(fù)位電路
3.1.4 靈活定制——配置電路
3.1.5 自由擴(kuò)展——外設(shè)電路
3.2 FPGA核心板設(shè)計(jì)
3.2.1 讀懂器件手冊(cè)
3.2.2 核心板電路設(shè)計(jì)架構(gòu)
3.2.3 電源電路設(shè)計(jì)
3.2.4 時(shí)鐘和復(fù)位電路設(shè)計(jì)
3.2.5 配置電路設(shè)計(jì)
3.2.6 SDRAM電路設(shè)計(jì)
3.2.7 引腳分配規(guī)劃和擴(kuò)展I／O電路
3.3 擴(kuò)展子板設(shè)計(jì)
3.3.1 基本外設(shè)子板
3.3.2 LCD顯示驅(qū)動(dòng)子板
3.3.3 VGA顯示驅(qū)動(dòng)子板
3.3.4 USB和UART串口子板
3.3.5 超聲波與視頻采集子板
思考


第4章 開發(fā)工具簡(jiǎn)介
4.1 軟件下載和license申請(qǐng)
4.2 QuartusⅡ的安裝
4.3 ModelSim-Altera的安裝
4.4 USB-Blaster的驅(qū)動(dòng)安裝
思考


第5章 Verilog語(yǔ)法概述
5.1 語(yǔ)法學(xué)習(xí)的經(jīng)驗(yàn)之談
5.2 可綜合的語(yǔ)法子集
5.3 代碼風(fēng)格與書寫規(guī)范
思考


第6章 入門實(shí)例
6.1 分頻計(jì)數(shù)之LED閃爍
6.1.1 功能概述
6.1.2 設(shè)計(jì)說(shuō)明
6.1.3 源碼解析
6.1.4 板級(jí)調(diào)試
6.2 分頻計(jì)數(shù)之蜂鳴器
6.2.1 功能概述
6.2.2 設(shè)計(jì)說(shuō)明
6.2.3 源碼解析
6.2.4 板級(jí)調(diào)試
6.3 流水燈控制
6.3.1 功能概述
6.3.2 設(shè)計(jì)說(shuō)明
6.3.3 源碼解析
6.3.4 板級(jí)調(diào)試
6.4 模式流水燈
6.4.1 功能概述
6.4.2 設(shè)計(jì)說(shuō)明
6.4.3 源碼解析
6.4.4 板級(jí)調(diào)試
6.5 數(shù)碼管顯示驅(qū)動(dòng)
6.5.1 功能概述
6.5.2 設(shè)計(jì)說(shuō)明
6.5.3 源碼解析
6.5.4 板級(jí)調(diào)試
6.6 LCD顯示驅(qū)動(dòng)
6.6.1 功能概述
6.6.2 設(shè)計(jì)說(shuō)明
6.6.3 源碼解析
6.6.4 板級(jí)調(diào)試
6.7 LCD的32級(jí)紅色顯示
6.7.1 功能概述
6.7.2 設(shè)計(jì)說(shuō)明
6.7.3 源碼解析
6.7.4 板級(jí)調(diào)試
6.8 VGA／SVGA顯示驅(qū)動(dòng)
6.8.1 功能概述
6.8.2 設(shè)計(jì)說(shuō)明
6.8.3 源碼解析
6.8.4 板級(jí)調(diào)試
6.9 超聲波測(cè)距數(shù)據(jù)采集
6.9.1 功能概述
6.9.2 設(shè)計(jì)說(shuō)明
6.9.3 源碼解析
6.9.4 板級(jí)調(diào)試
6.10 倒車?yán)走_(dá)
6.10.1 功能概述
6.10.2 設(shè)計(jì)說(shuō)明
6.10.3 源碼解析
6.10.4 板級(jí)調(diào)試
6.11 UART串口收發(fā)測(cè)試
6.11.1 功能概述
6.11.2 設(shè)計(jì)說(shuō)明
6.11.3 源碼解析
6.11.4 板級(jí)調(diào)試


第7章 片內(nèi)資源應(yīng)用
7.1 PLL配置
7.1.1 功能概述
7.1.2 源碼解析
7.1.3 板級(jí)調(diào)試
7.2 片內(nèi)存儲(chǔ)器應(yīng)用之ROM
7.2.1 功能概述
7.2.2 設(shè)計(jì)說(shuō)明
7.2.3 源碼解析
7.2.4 板級(jí)調(diào)試
7.3 片內(nèi)存儲(chǔ)器應(yīng)用之單口RAM
7.3.1 功能概述
7.3.2 設(shè)計(jì)說(shuō)明
7.3.3 源碼解析
7.3.4 板級(jí)調(diào)試
7.4 片內(nèi)存儲(chǔ)器應(yīng)用之移位寄存器
7.4.1 功能概述
7.4.2 設(shè)計(jì)說(shuō)明
7.4.3 源碼解析
7.4.4 板級(jí)調(diào)試
7.5 片內(nèi)存儲(chǔ)器應(yīng)用之FIFO
7.5.1 功能概述
7.5.2 設(shè)計(jì)說(shuō)明
7.5.3 源碼解析
7.5.4 板級(jí)調(diào)試
7.6 基于FPGA內(nèi)嵌RAM的LCD字符顯示
7.6.1 功能概述
7.6.2 設(shè)計(jì)說(shuō)明
7.6.3 源碼解析
7.6.4 板級(jí)調(diào)試
思考


第8章 時(shí)序設(shè)計(jì)實(shí)例
8.1 時(shí)序分析基礎(chǔ)
8.1.1 基本的時(shí)序分析理論
8.1.2 時(shí)鐘、建立時(shí)間和保持時(shí)間
8.1.3 基本時(shí)序路徑
8.1.4 reg2reg路徑的時(shí)序分析
8.2 VGA驅(qū)動(dòng)接口時(shí)序設(shè)計(jì)
8.3 CMOS攝像頭接口時(shí)序設(shè)計(jì)


第9章 設(shè)計(jì)仿真
9.1 仿真驗(yàn)證概述
……
第10章 在線調(diào)試實(shí)例
第11章 視頻圖像采集設(shè)計(jì)
參考文獻(xiàn)