本書是工信部“十二五”規(guī)劃教材，是普通高等教育“十一五”國家級規(guī)劃教材？數(shù)字電子技術基礎？一書的修訂版。這本教材凝聚了作者多年的教學積累和精華，內(nèi)容新穎并且可讀性強。同時本書堅持以“學”為中心的教學理念，每章提出探索問題，引導學生自主學習。
教材結(jié)構(gòu)由問題探究、課程導論和主體內(nèi)容3部分組成。全書共分7章，第1章邏輯代數(shù)基礎，第2章門電路，第3章組合數(shù)字電路，第4章觸發(fā)器和定時器，第5章時序數(shù)字電路，第6章大規(guī)模集成電路和第7章數(shù)模與模數(shù)轉(zhuǎn)換器。書中還配有適量的習題、硬件描述語言和仿真實例。在可編程邏輯器件部分緊密與實驗平臺相結(jié)合闡述編程設計過程，設有附錄VHDL語言結(jié)構(gòu)和語法規(guī)則供學習者參考。
本書可作為普通高等工科學校和大中專院校的電子、電氣和自控類專業(yè)的教材，也可供從事這方面工作的工程技術人員參考。
“數(shù)字電子技術基礎”是高等學校工科電類各專業(yè)的一門重要的技術基礎課，具有較強的理論性和工程實踐性，是培養(yǎng)學生學習現(xiàn)代電子技術理論和實踐知識的入門性課程。
基于本課程的特點，為順應培養(yǎng)創(chuàng)新型人才的要求，編寫小組將長期在教學中取得的教學成果和積累的教學經(jīng)驗融入到教材的編寫中。在教學中我們提出基于建構(gòu)主義的教學模式，建構(gòu)主義的學習理論和教學理論是以“學”為中心的教學設計的理論基礎，強調(diào)學生對知識的主動探索、主動發(fā)現(xiàn)和對所學知識意義的主動建構(gòu)，教材的整個構(gòu)思都是圍繞這個中心思想展開的。
首先，本書在緒論里給出了問題探究題目，這些題目是針對課程學習的重點和難點而提出來的，題目多數(shù)是要通過整個課程的學習和研究才可以得出結(jié)果。然后，在每一章開始部分還是問題探究，以此引導學生自發(fā)建構(gòu)學習平臺，實現(xiàn)自主學習的目的。
接下來是課程導論，有該課程的前導課程、學習者必備知識和技能以及課程教學內(nèi)容簡介等。這些提示性內(nèi)容一方面可以幫助學習者得到研究問題的思路和方法；另一方面也有助于學生在學習過程中更快、更準確地將當前的學習內(nèi)容與原有的知識建立聯(lián)系，使課程的學習體現(xiàn)出累積性和目標指引等特征。
最后，是教材主體內(nèi)容，根據(jù)建構(gòu)主義學習特征，應能滿足學習者自主性學習的要求。如：建構(gòu)主義學習理論教學方法之一———“隨機進入”教學模式，是由于事物的復雜性和問題的多面性所決定的。要做到對事物內(nèi)在性質(zhì)和事物之間相互聯(lián)系的全面了解和掌握，即真正達到對所學知識全面而深刻的意義建構(gòu)是很困難的，往往從不同的角度考慮可以得出不同的理解。為克服這方面的弊病，在教學中就要注意對同一教學內(nèi)容，需要在不同的時間、不同的情境下，為不同的教學目的、用不同的方式加以呈現(xiàn)。為此，本書增加了舉例和訓練內(nèi)容，如：開始學習邏輯事件與邏輯函數(shù)時，就用“加法器、譯碼器和數(shù)據(jù)選擇器等”做例子，進行邏輯抽象和邏輯函數(shù)表達的課堂教學；到學習基本邏輯器件時，仍然提出加法器、譯碼器和數(shù)據(jù)選擇器等的實現(xiàn)方案；而學習由基本邏輯器件構(gòu)成的數(shù)字電路時，就自然講到集成加法器、譯碼器和數(shù)據(jù)選擇器等；接下來學習由基本數(shù)字電路構(gòu)成的簡單數(shù)字電路應用系統(tǒng)時，可以采用加法器、譯碼器和數(shù)據(jù)選擇器等組合構(gòu)成。這樣的教材結(jié)構(gòu)會使學習循序漸進，由淺入深。
為了方便教師和學生的教學與學習，每一章的后面都配有適量的習題，習題的難度由淺到深，學生可以根據(jù)實際情況選用。
本書由胡曉光任主編，劉麗、崔建宗和王建華任副主編。教材由哈爾濱工業(yè)大學王淑娟教授審閱，同時教材在編寫過程中得到哈爾濱工業(yè)大學電子學教研室的大力支持，作者在多處采納了他們的寶貴意見，在此表示衷心的感謝！我們教材編寫的新思路，需要在教學實踐中不斷地加以完善和提高，編者真誠地希望廣大教師和學生提出寶貴意見。
于北京航空航天大學
2015年12月
緒 論……………………………………………………………………………………………… 1
第1章 邏輯代數(shù)基礎…………………………………………………………………………… 3
1．1 導 論…………………………………………………………………………………… 3
1．1．1 模擬信號與數(shù)字信號……………………………………………………………… 4
1．1．2 二進制的算術運算………………………………………………………………… 4
1．1．3 數(shù)制和碼制………………………………………………………………………… 4
1．2 邏輯運算………………………………………………………………………………… 8
1．2．1 基本邏輯運算……………………………………………………………………… 8
1．2．2 組合邏輯運算……………………………………………………………………… 10
1．3 公式和定理……………………………………………………………………………… 11
1．3．1 常量與常量之間的關系…………………………………………………………… 11
1．3．2 變量與常量之間的關系…………………………………………………………… 11
1．3．3 特殊定理…………………………………………………………………………… 12
1．3．4 與普通代數(shù)相似的定理…………………………………………………………… 12
1．3．5 幾個常用公式……………………………………………………………………… 12
1．4 基本規(guī)則………………………………………………………………………………… 13
1．4．1 代入規(guī)則…………………………………………………………………………… 13
1．4．2 對偶規(guī)則…………………………………………………………………………… 13
1．4．3 反演規(guī)則…………………………………………………………………………… 13
1．5 用代數(shù)法化簡邏輯式…………………………………………………………………… 14
1．5．1 同一邏輯關系邏輯式形式的多樣性……………………………………………… 15
1．5．2 與或型邏輯式的化簡步驟………………………………………………………… 15
1．6 最小項和最大項………………………………………………………………………… 17
1．6．1 最小項和最大項的定義…………………………………………………………… 17
1．6．2 最小項和最大項的性質(zhì)…………………………………………………………… 18
1．6．3 與或標準型和或與標準型………………………………………………………… 19
1．7 卡諾圖化簡法…………………………………………………………………………… 19
1．7．1 卡諾圖……………………………………………………………………………… 19
1．7．2 與項的讀取和填寫………………………………………………………………… 21
1．7．3 卡諾圖化簡的原則………………………………………………………………… 24
1．7．4 卡諾圖化簡的步驟………………………………………………………………… 24
1．7．5 具有約束條件的邏輯函數(shù)化簡…………………………………………………… 26
1．8 邏輯函數(shù)的變換………………………………………………………………………… 27
1．8．1 5種類型的邏輯函數(shù)……………………………………………………………… 27
1．8．2 與或型轉(zhuǎn)換為與非與非型………………………………………………………… 28
1．8．3 與或型轉(zhuǎn)換為或與型……………………………………………………………… 28
1．8．4 與或型轉(zhuǎn)換為或非或非型………………………………………………………… 28
1．8．5 與或型轉(zhuǎn)換為與或非型…………………………………………………………… 29
?1．9 邏輯式的最佳化……………………………………………………………………… 29
1．9．1 邏輯式最佳化的概念……………………………………………………………… 29
1．9．2 異或門實現(xiàn)最佳化………………………………………………………………… 30
1．9．3 實現(xiàn)最佳化的一般方法…………………………………………………………… 30
習 題………………………………………………………………………………………… 31
第2章 門電路………………………………………………………………………………… 35
2．1 導 論…………………………………………………………………………………… 35
2．1．1 半導體二極管的開關特性………………………………………………………… 36
2．1．2 半導體三極管的開關特性………………………………………………………… 37
2．2 分立元件門電路………………………………………………………………………… 40
2．2．1 與 門……………………………………………………………………………… 40
2．2．2 或 門……………………………………………………………………………… 41
2．2．3 非門(反相器)……………………………………………………………………… 42
2．3 集成門電路(TTL) …………………………………………………………………… 42
2．3．1 TTL與非門電路結(jié)構(gòu)…………………………………………………………… 42
2．3．2 電路的邏輯功能…………………………………………………………………… 43
2．3．3 特性曲線…………………………………………………………………………… 44
2．3．4 參數(shù)與指標………………………………………………………………………… 50
2．4 其他類型TTL門……………………………………………………………………… 51
2．4．1 集電極開路門(OC門)…………………………………………………………… 51
2．4．2 三態(tài)門……………………………………………………………………………… 54
2．4．3 與或非門、或非門和異或門……………………………………………………… 55
2．4．4 TTL系列門標準參數(shù)…………………………………………………………… 57
2．5 CMOS邏輯門………………………………………………………………………… 58
2．5．1 CMOS反相器…………………………………………………………………… 59
2．5．2 CMOS與非門電路……………………………………………………………… 61
2．5．3 CMOS傳輸門…………………………………………………………………… 62
2．5．4 CMOS門的參數(shù)指標…………………………………………………………… 63
2．6 數(shù)字電路的VHDL描述……………………………………………………………… 65
2．6．1 與非門……………………………………………………………………………… 65
2．6．2 或非門……………………………………………………………………………… 66
2．6．3 異或門……………………………………………………………………………… 66
習 題………………………………………………………………………………………… 67
第3章 組合數(shù)字電路………………………………………………………………………… 71
3．1 導 論…………………………………………………………………………………… 71
3．2 組合數(shù)字電路的分析…………………………………………………………………… 72
3．2．1 組合電路的分析方法……………………………………………………………… 72
3．2．2 分析異或門………………………………………………………………………… 73
3．3 組合數(shù)字電路的設計…………………………………………………………………… 74
3．3．1 半加法器設計……………………………………………………………………… 74
3．3．2 全加器設計………………………………………………………………………… 75
3．3．3 全加器的VHDL描述…………………………………………………………… 77
3．4 常用組合集成邏輯電路………………………………………………………………… 79
3．4．1 集成4位超前進位全加器………………………………………………………… 79
3．4．2 譯碼器……………………………………………………………………………… 82
第4章 觸發(fā)器和定時器……………………………………………………………………… 93
4．1 導 論…………………………………………………………………………………… 94
4．1．1 時序數(shù)字電路的定義……………………………………………………………… 94
4．1．2 觸發(fā)器的分類和邏輯功能………………………………………………………… 94
4．2 基本RS 觸發(fā)器………………………………………………………………………… 95
4．2．1 基本RS 觸發(fā)器的工作原理……………………………………………………… 95
4．2．2 2個穩(wěn)態(tài)…………………………………………………………………………… 95
4．2．3 觸發(fā)翻轉(zhuǎn)…………………………………………………………………………… 95
4．2．4 真值表和特征方程………………………………………………………………… 96
4．2．5 狀態(tài)轉(zhuǎn)換圖………………………………………………………………………… 96
4．2．6 集成基本RS 觸發(fā)器……………………………………………………………… 97
4．3 同步時鐘RS 觸發(fā)器…………………………………………………………………… 98
4．3．1 同步時鐘觸發(fā)器引出……………………………………………………………… 98
4．3．2 同步RS 時鐘觸發(fā)器的結(jié)構(gòu)和原理……………………………………………… 98
4．3．3 同步RS 時鐘觸發(fā)器的特征方程………………………………………………… 99
4．3．4 波形及空翻現(xiàn)象…………………………………………………………………… 99
4．3．5 狀態(tài)轉(zhuǎn)換圖……………………………………………………………………… 100
4．4 主從觸發(fā)器…………………………………………………………………………… 100
4．4．1 主從RS 觸發(fā)器………………………………………………………………… 100
4．4．2 主從JK 觸發(fā)器………………………………………………………………… 102
4．5 邊沿觸發(fā)器…………………………………………………………………………… 105
4．5．1 維持阻塞D 觸發(fā)器的電路結(jié)構(gòu)………………………………………………… 105
4．5．2 維持阻塞D 觸發(fā)器的工作原理………………………………………………… 106
4．5．3 特征表和特征方程……………………………………………………………… 107
4．5．4 狀態(tài)轉(zhuǎn)換圖和時序圖…………………………………………………………… 107
4．5．5 邊沿集成D 觸發(fā)器……………………………………………………………… 108
4．6 邊沿JK 觸發(fā)器……………………………………………………………………… 108
4．6．1 邊沿JK 觸發(fā)器的結(jié)構(gòu)與原理………………………………………………… 108
4．6．2 特征表和特征方程……………………………………………………………… 109
4．6．3 狀態(tài)轉(zhuǎn)換圖和時序圖…………………………………………………………… 109
4．6．4 邏輯符號………………………………………………………………………… 109
4．6．5 集成邊沿JK 觸發(fā)器…………………………………………………………… 110
4．7 觸發(fā)器VHDL描述…………………………………………………………………… 111
4．7．1 程序設計………………………………………………………………………… 111
4．7．2 仿真驗證………………………………………………………………………… 112
4．8 555定時器…………………………………………………………………………… 112
4．8．1 概 述…………………………………………………………………………… 112
4．8．2 單穩(wěn)態(tài)觸發(fā)器…………………………………………………………………… 114
4．8．3 多諧振蕩器……………………………………………………………………… 114
4．8．4 密特觸發(fā)器……………………………………………………………………… 115
4．8．5 壓控振蕩器……………………………………………………………………… 116
習 題………………………………………………………………………………………… 117
第5章 時序數(shù)字電路………………………………………………………………………… 125
5．1 導 論………………………………………………………………………………… 125
5．2 時序電路分析………………………………………………………………………… 126
5．2．1 同步電路分析…………………………………………………………………… 126
5．2．2 異步電路分析…………………………………………………………………… 129
5．3 同步時序數(shù)字電路的設計…………………………………………………………… 130
5．3．1 同步計數(shù)器設計………………………………………………………………… 130
5．3．2 時序邏輯問題設計……………………………………………………………… 134
5．4 常用時序邏輯器件…………………………………………………………………… 141
5．4．1 寄存器和移位寄存器…………………………………………………………… 141
5．4．2 計數(shù)器…………………………………………………………………………… 146
5．4．3 用集成計數(shù)器實現(xiàn)任意進制計數(shù)器…………………………………………… 156
5．4．4 用VHDL語言描述時序電路…………………………………………………… 166
習 題………………………………………………………………………………………… 168
第6章 存儲器及大規(guī)模集成電路…………………………………………………………… 175
6．1 導 論………………………………………………………………………………… 175
6．2 只讀存儲器ROM …………………………………………………………………… 176
6．2．1 ROM 的結(jié)構(gòu)和工作原理……………………………………………………… 176
6．2．2 ROM 的分類…………………………………………………………………… 178
6．2．3 ROM 的應用…………………………………………………………………… 180
6．3 隨機存儲器…………………………………………………………………………… 181
6．3．1 RAM 的結(jié)構(gòu)和原理…………………………………………………………… 181
6．3．2 RAM 的存儲單元……………………………………………………………… 181
6．3．3 集成RAM ……………………………………………………………………… 182
6．4 可編程邏輯器件概述………………………………………………………………… 183
6．4．1 PLD的發(fā)展……………………………………………………………………… 183
6．4．2 PLD的分類和特點……………………………………………………………… 183
6．4．3 實現(xiàn)可編程的基本方法………………………………………………………… 184
6．5 通用陣列邏輯GAL ………………………………………………………………… 188
6．5．1 概 述…………………………………………………………………………… 188
6．5．2 GAL的結(jié)構(gòu)……………………………………………………………………… 188
6．5．3 通用陣列邏輯GAL的編程…………………………………………………… 192
6．5．4 ispLSI器件的編程語言簡介…………………………………………………… 192
6．5．5 數(shù)字小系統(tǒng)的設計及實現(xiàn)……………………………………………………… 196
6．6 現(xiàn)場可編程門陣列FPGA …………………………………………………………… 202
6．6．1 FPGA 的基本結(jié)構(gòu)……………………………………………………………… 202
6．6．2 FPGA 的編程…………………………………………………………………… 203
習 題………………………………………………………………………………………… 208
第7章 數(shù)模與模數(shù)轉(zhuǎn)換器…………………………………………………………………… 210
7．1 導 論………………………………………………………………………………… 210
7．2 DA 轉(zhuǎn)換器…………………………………………………………………………… 211
7．2．1 倒T型電阻解碼網(wǎng)絡DA 轉(zhuǎn)換器……………………………………………… 211
7．2．2 集成DA 轉(zhuǎn)換器AD7524 ……………………………………………………… 212
7．2．3 DA 轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間…………………………………………… 212
7．3 AD轉(zhuǎn)換器…………………………………………………………………………… 213
7．3．1 AD轉(zhuǎn)換的基本概念…………………………………………………………… 213
7．3．2 并行比較型AD轉(zhuǎn)換器………………………………………………………… 217
7．3．3 逐次逼近型AD轉(zhuǎn)換器………………………………………………………… 218
7．3．4 雙積分型AD轉(zhuǎn)換器…………………………………………………………… 221
7．3．5 AD轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間…………………………………………… 223
7．4 多路模擬開關………………………………………………………………………… 224
7．4．1 模擬開關的功能及電路組成…………………………………………………… 224
7．4．2 模擬開關的各種工作模式……………………………………………………… 224
?7．5 數(shù)據(jù)采集系統(tǒng)簡介………………………………………………………………… 225
7．5．1 系統(tǒng)的技術要求………………………………………………………………… 225
7．5．2 系統(tǒng)方框圖……………………………………………………………………… 226
7．5．3 電路設計………………………………………………………………………… 226
習 題………………………………………………………………………………………… 229
附錄 VHDL的基本結(jié)構(gòu)與語法規(guī)則………………………………………………………… 232
參考文獻………………………………………………………………………………………… 239
書單推薦
