目 錄
前言
第1章 數(shù)字電路概論及數(shù)制、編碼1
1.1 數(shù)字電路與數(shù)字信號1
1.1.1 數(shù)字電路的分類及特點(diǎn)1
1.1.2 模擬信號與數(shù)字信號3
1.2 數(shù)字的描述規(guī)則——數(shù)制8
1.2.1 數(shù)制類型8
1.2.2 數(shù)制的相互轉(zhuǎn)換11
1.2.3 二進(jìn)制的基本算術(shù)運(yùn)算16
1.3 編碼18
1.3.1 有符號數(shù)的編碼18
1.3.2 有小數(shù)點(diǎn)的數(shù)的編碼23
1.3.3 常用編碼25
本章小結(jié)29
思考題與習(xí)題29
第2章 邏輯代數(shù)基本原理32
2.1 邏輯關(guān)系的表達(dá)方式32
2.1.1 邏輯關(guān)系32
2.1.2 邏輯函數(shù)38
2.1.3 邏輯關(guān)系的描述方法39
2.1.4 三種表達(dá)的轉(zhuǎn)換43
2.1.5 邏輯函數(shù)相等46
2.2 常用邏輯運(yùn)算公式47
2.2.1 基本邏輯運(yùn)算公式47
2.2.2 邏輯運(yùn)算的變換律50
2.3 三個(gè)邏輯運(yùn)算規(guī)則52
2.3.1 代入規(guī)則52
2.3.2 反演規(guī)則52
2.3.3 對偶規(guī)則54
2.4 邏輯函數(shù)式的化簡54
2.4.1 公式化簡法54
2.4.2 最簡與或表達(dá)式轉(zhuǎn)換為其他形式的表達(dá)式57
2.4.3 卡諾圖化簡法59
2.4.4 具有無關(guān)項(xiàng)邏輯函數(shù)的化簡70
本章小結(jié)71
思考題與習(xí)題72
第3章 邏輯門電路76
3.1 半導(dǎo)體器件的開關(guān)特性76
3.2 二極管門電路76
3.2.1 二極管的開關(guān)特性76
3.2.2 二極管與門電路78
3.2.3 二極管或門電路78
3.3 TTL門電路79
3.3.1 三極管的開關(guān)特性79
3.3.2 TTL門電路81
3.3.3 TTL門電路的開路輸出結(jié)構(gòu)OC門87
3.3.4 TTL門電路的三態(tài)輸出門電路90
3.3.5 TTL門電路的改進(jìn)93
3.3.6 TTL門電路的主要電氣指標(biāo)94
3.4 CMOS門電路98
3.4.1 場效應(yīng)管的開關(guān)特性98
3.4.2 CMOS門電路99
3.4.3 CMOS三態(tài)門、漏極開路門和傳輸門107
3.5 門電路在使用時(shí)的實(shí)際問題109
3.5.1 多種邏輯器件混合使用時(shí)連接問題110
3.5.2 門電路驅(qū)動負(fù)載問題113
3.5.3 門電路抗干擾問題115
3.6 仿真實(shí)驗(yàn)116
本章小結(jié)118
思考題與習(xí)題118
第4章 組合邏輯電路123
4.1 組合邏輯電路的分析與設(shè)計(jì)方法123
4.1.1 組合邏輯電路的分析123
4.1.2 組合邏輯電路的設(shè)計(jì)126
4.2 加法器和數(shù)值比較器130
4.2.1 加法器130
4.2.2 數(shù)值比較器138
4.3 編碼器和譯碼器142
4.3.1 編碼器142
4.3.2 譯碼器150
4.4 數(shù)據(jù)選擇器和分配器164
4.4.1 數(shù)據(jù)選擇器164
4.4.2 數(shù)據(jù)分配器168
4.5 組合邏輯電路的冒險(xiǎn)現(xiàn)象170
4.5.1 競爭冒險(xiǎn)現(xiàn)象170
4.5.2 邏輯冒險(xiǎn)的產(chǎn)生171
4.5.3 邏輯冒險(xiǎn)的判別172
4.5.4 消除競爭冒險(xiǎn)現(xiàn)象的方法173
4.6 仿真實(shí)驗(yàn)175
本章小結(jié)180
思考題與習(xí)題180
第5章 鎖存器和觸發(fā)器186
5.1 單穩(wěn)態(tài)與雙穩(wěn)態(tài)概念186
5.1.1 單穩(wěn)態(tài)和雙穩(wěn)態(tài)概念186
5.1.2 雙穩(wěn)態(tài)電路187
5.2 基本鎖存器188
5.2.1 基本RS鎖存器188
5.2.2 基本D鎖存器194
5.3 鐘控觸發(fā)器197
5.3.1 鐘控RS觸發(fā)器198
5.3.2 鐘控D觸發(fā)器200
5.3.3 鐘控JK觸發(fā)器204
5.3.4 鐘控T觸發(fā)器208
5.4 觸發(fā)器的觸發(fā)方式210
5.4.1 主從觸發(fā)器211
5.4.2 維持-阻塞觸發(fā)器217
5.4.3 傳輸延遲的觸發(fā)器220
5.4.4 CMOS傳輸門構(gòu)成的邊沿觸發(fā)器223
5.5 常用集成觸發(fā)器224
5.5.1 74LS74和74LS112集成邊沿觸發(fā)器224
5.5.2 集成觸發(fā)器的電氣特性參數(shù)226
5.5.3 不同類型的觸發(fā)器間的轉(zhuǎn)換227
5.6 仿真實(shí)驗(yàn)229
本章小結(jié)233
思考題與習(xí)題233
第6章 時(shí)序邏輯電路241
6.1 時(shí)序邏輯電路概述241
6.1.1 時(shí)序邏輯電路的結(jié)構(gòu)特點(diǎn)241
6.1.2 時(shí)序邏輯電路邏輯功能的描述方法242
6.1.3 時(shí)序邏輯電路的分類243
6.2 時(shí)序邏輯電路分析243
6.2.1 同步時(shí)序電路的分析243
6.2.2 異步時(shí)序電路的分析251
6.3 常用時(shí)序邏輯器件252
6.3.1 計(jì)數(shù)器253
6.3.2 寄存器267
6.4 時(shí)序邏輯電路設(shè)計(jì)方法272
6.4.1 同步時(shí)序邏輯電路設(shè)計(jì)方法273
6.4.2 異步時(shí)序邏輯電路設(shè)計(jì)方法283
6.5 仿真實(shí)驗(yàn)286
本章小結(jié)288
思考題與習(xí)題288
第7章 半導(dǎo)體存儲器292
7.1 半導(dǎo)體存儲器的基本概念292
7.1.1 半導(dǎo)體存儲器的分類292
7.1.2 半導(dǎo)體存儲器的基本原理293
7.1.3 半導(dǎo)體存儲器技術(shù)指標(biāo)295
7.2 隨機(jī)存儲器RAM295
7.2.1 隨機(jī)存儲器原理與結(jié)構(gòu)295
7.2.2 隨機(jī)存儲器基本存儲單元297
7.2.3 隨機(jī)存儲器系統(tǒng)299
7.3 只讀存儲器ROM302
7.3.1 ROM的存儲單元302
7.3.2 只讀存儲器實(shí)現(xiàn)組合邏輯電路306
7.3.3 典型只讀存儲器芯片309
7.4 順序存儲器SAM 311
7.5 仿真實(shí)驗(yàn)312
本章小結(jié)316
思考題與習(xí)題316
第8章 脈沖電路319
8.1 脈沖信號與脈沖電路319
8.1.1 脈沖信號319
8.1.2 脈沖電路320
8.2 常用脈沖電路320
8.2.1 施密特觸發(fā)器320
8.2.2 單穩(wěn)態(tài)觸發(fā)器325
8.3 多諧振蕩器脈沖電路329
8.4 555定時(shí)器及其應(yīng)用333
8.4.1 555定時(shí)器電路結(jié)構(gòu)及工作原理333
8.4.2 555定時(shí)器應(yīng)用334
8.5 仿真實(shí)驗(yàn)338
本章小結(jié)341
思考題與習(xí)題341
第9章 DAC和ADC轉(zhuǎn)換器345
9.1 概述345
9.2 DAC轉(zhuǎn)換器345
9.2.1 數(shù)模轉(zhuǎn)換器原理345
9.2.2 電阻型網(wǎng)絡(luò)DAC348
9.2.3 電流型網(wǎng)絡(luò)DAC352
9.2.4 DAC技術(shù)指標(biāo)353
9.2.5 DAC0832集成芯片354
9.3 ADC轉(zhuǎn)換器357
9.3.1 模數(shù)轉(zhuǎn)換器原理357
9.3.2 并聯(lián)比較型ADC 360
9.3.3 逐次逼近型ADC 362
9.3.4 雙積分式ADC363
9.3.5 ADC技術(shù)指標(biāo)364
9.3.6 ADC0809集成芯片365
思考題與習(xí)題366
參考文獻(xiàn)368