數(shù)字電子技術基礎（21世紀高等院校自動化類實用規(guī)劃教材）
定 價：34 元
- 作者：張宏群 主編
- 出版時間：2014/1/1
- ISBN：9787302332923
- 出 版 社：清華大學出版社
- 中圖法分類：TN79
- 頁碼：265
- 紙張：膠版紙
- 版次：1
- 開本：16開
《數(shù)字電子技術基礎》概念清楚，實踐性強，突 出了基礎課的特點，強調(diào)基礎，注重應用，可使學生 在學習過程中逐步建立理論聯(lián)系實際的觀點。全書內(nèi) 容共分8章，包括數(shù)字電路基礎、基本邏輯門電路、 組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的 產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換器、半導體存儲器與可 編程邏輯器件。
《數(shù)字電子技術基礎》可作為高等學校自動化、 電子信息、電氣、通信、控制和計算機等專業(yè)的教材 ，同時也可供電子信息領域的廣大科技工作者學習參 考。全書由張宏群副教授任主編。
《數(shù)字電子技術基礎》內(nèi)容通俗易懂，便于學生學習。在講解的過程中，注意引導學生對概念的理解，引發(fā)學生開放性的思維方式，選用大量的應用實例，利用不同的方法，培養(yǎng)學生從不同的渠道對同一個問題進行討論，加深學生對所學知識的理解。本書主要內(nèi)容包括數(shù)字電路基礎、基本邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換器、半導體存儲器與可編程邏輯器件等。全書由張宏群副教授任主編。
高等教育對自動化和電氣信息類人才的培養(yǎng)提出了更高要求，教材內(nèi)容更新和定位面臨著新的挑戰(zhàn)。為適應新形勢下數(shù)字電子技術的發(fā)展和社會需求，依據(jù)教育部教學指導委員會頒布的課程教學基本要求，我們組織從事數(shù)字電子技術基礎教學工作多年的教師編寫了此書。教學的實踐和體會使我們感到，在器件的更新、技術的發(fā)展使教學內(nèi)容不斷增加，而課內(nèi)教學時數(shù)又在減少的形勢下，編寫一本概念清楚、實踐性強、簡明扼要、通俗易懂的教材是非常必要的。
本書在編寫上具有以下幾個特點。
1. 強調(diào)“�；A，重實踐，少而精”的原則
突出基礎課的特點，強調(diào)基礎，盡量簡化分析，注重應用，使學生在學習過程中逐步建立理論聯(lián)系實際的觀點。在內(nèi)容組織上以講清組合邏輯電路和時序邏輯電路的分析方法和設計方法為主線來介紹各種邏輯器件的功能及應用，貫徹理論聯(lián)系實際和少而精的原則，加強了對中規(guī)模集成電路的應用。對課程教學基本要求中必須掌握的基本概念、基本原理和基本分析方法做到講深講透，并注意講清思路，啟發(fā)思維，以培養(yǎng)舉一反三的能力。
2. 突出了集成電路的內(nèi)容
除門電路和觸發(fā)器較多涉及內(nèi)部電路外，加大了對集成芯片及系列產(chǎn)品的介紹和應用舉例，把側(cè)重點放在對集成電路的認知和使用方面，以培養(yǎng)學生的應用能力，加強學生的工程意識。
3. 增加可讀性
本書內(nèi)容通俗易懂，便于學生學習。在講解的過程中，注意引導學生對概念的理解，引發(fā)學生開放性的思維方式，選用大量的應用實例，利用不同的方法，培養(yǎng)學生從不同的渠道對同一個問題進行討論，加深學生對所學知識的理解。
本書主要內(nèi)容包括數(shù)字電路基礎、基本邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換器、半導體存儲器與可編程邏輯器件等。
本書編寫單位為南京信息工程大學。全書由張宏群副教授任主編，并負責統(tǒng)稿和定稿；行鴻彥教授、周先春副教授、張秀再講師任副主編；劉建成副教授任主審。具體分工如下：張宏群編寫第1、2、3章，張秀再編寫第4、5章，周先春編寫第6、7章，劉建成編寫第8章；行鴻彥對全書進行了審閱。
本書的出版得到了江蘇省“十一五”高等學校重點專業(yè)建設項目(序號164)的支持，也得到了南京信息工程大學教材建設基金項目和精品課程“數(shù)字電子技術基礎”建設基金的支持，同時，清華大學出版社給予了大力幫助，在此表示誠摯的感謝。另外，對本書選用的參考文獻的著作者，在此致以真誠的感謝。限于編者水平，書中一定還有許多不完善之處，殷切期望讀者給予批評指正。
編 者
第1章 數(shù)字電路基礎
1.1 模擬信號與數(shù)字信號
1.2 數(shù)制與編碼
1.2.1 數(shù)制
1.2.2 數(shù)制的轉(zhuǎn)換
1.2.3 編碼
本章小結(jié)
習題
第2章 基本邏輯門電路
2.1 基本邏輯運算的概念、公式和定理
2.1.1 與、或、非邏輯運算
2.1.2 其他邏輯運算
2.1.3 邏輯代數(shù)的定律
2.1.4 三個重要規(guī)則 第1章 數(shù)字電路基礎
1.1 模擬信號與數(shù)字信號
1.2 數(shù)制與編碼
1.2.1 數(shù)制
1.2.2 數(shù)制的轉(zhuǎn)換
1.2.3 編碼
本章小結(jié)
習題
第2章 基本邏輯門電路
2.1 基本邏輯運算的概念、公式和定理
2.1.1 與、或、非邏輯運算
2.1.2 其他邏輯運算
2.1.3 邏輯代數(shù)的定律
2.1.4 三個重要規(guī)則
2.1.5 邏輯函數(shù)的標準與或式
2.2 邏輯函數(shù)的化簡
2.2.1 邏輯函數(shù)的代數(shù)化簡
2.2.2 邏輯函數(shù)的卡諾圖化簡
2.2.3 約束項及約束項的應用
2.3 TTL集成邏輯門電路
2.3.1 TTL與非門
2.3.2 集電極開路與非門和三態(tài)輸出與非門
2.3.3 TTL集成邏輯門電路系列
2.4 CMOS集成邏輯門電路
2.4.1 CMOS反相器
2.4.2 CMOS傳輸門、CMOS三態(tài)門和CMOS漏極開路門
2.4.3 CMOS集成邏輯門電路系列及主要特點
2.4.4 集成邏輯門使用中的實際問題
本章小結(jié)
習題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析與設計
3.1.1 組合邏輯電路的分析
3.1.2 組合邏輯電路的設計
3.2 加法器
3.2.1 半加器和全加器
3.2.2 多位加法器
3.2.3 加法器的擴展與應用
3.3 比較器
3.3.1 -位比較器
3.3.2 多位比較器
3.3.3 集成數(shù)值比較器及應用
3.4 編碼器
3.4.1 二進制普通編碼器
3.4.2 二進制優(yōu)先編碼器
3.4.3 842IBCD普通編碼器
3.4.4 8421BCD優(yōu)先編碼器
3.5 譯碼器
3.5.1 二進制譯碼器
3.5.2 二一十進制譯碼器
3.5.3 顯示譯碼器
3.5.4 譯碼器的應用
3.6 數(shù)據(jù)選擇器
3.6.1 數(shù)據(jù)選擇器電路
3.6.2 利用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)
3.7 數(shù)據(jù)分配器
3.8 組合邏輯電路中的競爭冒險
本章小結(jié)
習題
第4章 觸發(fā)器
4.1 基本觸發(fā)器
4.1.1 觸發(fā)器的基本概述
4.1.2 用與非門構成的基本RS觸發(fā)器
4.1.3 用或非門構成的基本RS觸發(fā)器
4.2 同步觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步JK觸發(fā)器
4.2.3 同步D觸發(fā)器
4.2.4 同步觸發(fā)器存在的問題空翻
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 邊沿D觸發(fā)器
4.4.2 維持-阻塞邊沿D觸發(fā)器
4.4.3 邊沿JK觸發(fā)器
4.4.4 CMOS主從結(jié)構的邊沿觸發(fā)器
4.5 集成觸發(fā)器
4.5.1 集成觸發(fā)器舉例
4.5.2 觸發(fā)器功能的轉(zhuǎn)換
4.5.3 集成觸發(fā)器的脈沖工作特性
本章小結(jié)
習題
第5章 時序邏輯電路
5.1 時序邏輯電路的分析和設計方法
5.1.1 時序邏輯電路的基本概念
5.1.2 時序邏輯電路的分析方法
5.1.3 時序邏輯電路的設計方法
5.2 計數(shù)器
5.2.1 計數(shù)器的特點和分類
5.2.2 二進制計數(shù)器
5.2.3 十進制計數(shù)器
5.2.4 N進制計數(shù)器
5.3 寄存器
5.3.1 寄存器的特點和分類
5.3.2 基本寄存器
5.3.3 移位寄存器
5.3.4 移位寄存器計數(shù)器
本章小結(jié)
習題
第6章 脈沖波形的產(chǎn)生與整形
6.1 集成邏輯門構成的脈沖單元電路
6.1.1 自激多諧振蕩器
6.1.2 單穩(wěn)態(tài)觸發(fā)器
6.1.3 施密特觸發(fā)器
6.2 555定時器及其應用
6.2.1 555定時器的組成與功能
6.2.2 555定時器的典型應用
本章小結(jié)
習題
第7章 數(shù)模與模數(shù)轉(zhuǎn)換器
7.1 概述
7.2 D/A轉(zhuǎn)換器
7.2.1 D/A轉(zhuǎn)換器的基本原理
7.2.2 倒T形電阻網(wǎng)絡D/A轉(zhuǎn)換器
7.2.3 權電流型D/A轉(zhuǎn)換器
7.2.4 D/A轉(zhuǎn)換器的主要技術指標
7.3 A/D轉(zhuǎn)換器
7.3.1 A/D轉(zhuǎn)換的一般步驟和取樣定理
7.3.2 取樣一保持電路
7.3.3 并行比較型A/D轉(zhuǎn)換器
7.3.4 逐次比較型A/D轉(zhuǎn)換器
7.3.5 雙積分型A/D轉(zhuǎn)換器
7.3.6 A/D轉(zhuǎn)換器的主要技術指標
本章小結(jié)
習題
第8章 半導體存儲器與可編程邏輯器件
8.1 半導體存儲器
8.1.1 只讀存儲器
8.1.2 ROM在組合邏輯設計中的應用
8.1.3 ROM的編程及分類
8.1.4 隨機存取存儲器
8.2 可編程邏輯器件
8.2.1 數(shù)字集成電路概述
8.2.2 PLD的基本結(jié)構
8.2.3 PLD的應用
本章小結(jié)
習題
參考文獻
書單推薦
