前言
第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.1 數(shù)字信號(hào)
1.1.2 脈沖信號(hào)
1.1.3 數(shù)字電路
1.1.4 數(shù)字電路的發(fā)展與分類
1.2 數(shù)制與碼制
1.2.1 數(shù)制
1.2.2 碼制
1.2.3 二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼及
其運(yùn)算
本章小結(jié)
習(xí)題

第2章 邏輯代數(shù)
2.1 邏輯代數(shù)概述
2.2 邏輯運(yùn)算
2.2.1 基本邏輯運(yùn)算
2.2.2 復(fù)合邏輯運(yùn)算
2.3 邏輯函數(shù)的表示方法
2.4 邏輯代數(shù)的運(yùn)算公式和規(guī)則
2.4.1 邏輯代數(shù)的基本定律和恒等式
2.4.2 邏輯代數(shù)的基本規(guī)則
2.5 邏輯函數(shù)的化簡方法
2.5.1 化簡的意義
2.5.2 代數(shù)化簡法
2.5.3 卡諾圖化簡法
本章小結(jié)
習(xí)題

第3章 組合邏輯電路
3.1 組合邏輯電路概述
3.1.1 組合邏輯電路的特點(diǎn)
3.1.2 組合邏輯電路的邏輯功能描述
3.1.3 組合邏輯電路的類型和研究方法
3.2 組合邏輯電路的分析方法
3.3 組合邏輯電路的設(shè)計(jì)方法
3.4 若干典型的組合邏輯集成電路
3.4.1 編碼器
3.4.2 譯碼器
3.4.3 數(shù)據(jù)選擇器
3.4.4 數(shù)值比較器
3.4.5 算術(shù)運(yùn)算電路
3.5 組合邏輯電路中的競爭與冒險(xiǎn)
3.5.1 產(chǎn)生競爭與冒險(xiǎn)的原因
3.5.2 消去競爭與冒險(xiǎn)的方法
本章小結(jié)
習(xí)題

第4章 時(shí)序邏輯電路
4.1 觸發(fā)器
4.1.1 RS觸發(fā)器
4.1.2 JK觸發(fā)器
4.1.3 D觸發(fā)器
4.1.4 T觸發(fā)器
4.1.5 觸發(fā)器之間的轉(zhuǎn)換
4.1.6 鎖存器
4.2 時(shí)序邏輯電路概述
4.2.1 時(shí)序邏輯電路的特點(diǎn)和結(jié)構(gòu)
4.2.2 時(shí)序邏輯電路的分類
4.3 時(shí)序邏輯電路的分析
4.3.1 時(shí)序邏輯電路的分析方法與步驟
4.3.2 時(shí)序邏輯電路分析舉例
4.4 時(shí)序邏輯電路的設(shè)計(jì)
4.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)
4.4.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例
4.4.3 異步時(shí)序邏輯電路的設(shè)計(jì)
4.5 常用時(shí)序集成電路
4.5.1 時(shí)序集成電路的邏輯符號(hào)
4.5.2 寄存器和移位寄存器
4.5.3 計(jì)數(shù)器
4.6 常用MSI計(jì)數(shù)模塊的應(yīng)用
4.6.1 獲得任意進(jìn)制計(jì)數(shù)器
4.6.2 計(jì)數(shù)器模塊的其他應(yīng)用
4.6.3 移位寄存器型計(jì)數(shù)器
本章小結(jié)
習(xí)題

第5章 脈沖產(chǎn)生與變換電路
5.1 集成555定時(shí)器
5.1.1 555定時(shí)器的電路結(jié)構(gòu)
5.1.2 555定時(shí)器的電路功能
5.2 施密特觸發(fā)器
5.2.1 用門電路構(gòu)成施密特觸發(fā)器
5.2.2 用555定時(shí)器構(gòu)成施密特觸發(fā)器
5.2.3 集成施密特觸發(fā)器
5.2.4 施密特觸發(fā)器的應(yīng)用
5.3 單穩(wěn)態(tài)觸發(fā)器
5.3.1 用門電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器
5.3.2 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
5.3.3 用施密特觸發(fā)器構(gòu)成單穩(wěn)態(tài)
觸發(fā)器
5.3.4 集成單穩(wěn)態(tài)觸發(fā)器
5.3.5 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
5.4 多諧振蕩器
5.4.1 用門電路組成的多諧振蕩器
5.4.2 用555定時(shí)器構(gòu)成多諧振蕩器
5.4.3 用施密特觸發(fā)器構(gòu)成多諧振蕩器
5.4.4 石英晶體多諧振蕩器
5.4.5 多諧振蕩器的應(yīng)用
本章小結(jié)
習(xí)題

第6章 大規(guī)模集成電路
6.1 半導(dǎo)體存儲(chǔ)器
6.1.1 隨機(jī)存取存儲(chǔ)器
6.1.2 只讀存儲(chǔ)器
6.2 可編程邏輯器件
6.2.1 簡單可編程邏輯器件
6.2.2 高密度可編程邏輯器件
本章小結(jié)
習(xí)題

第7章 數(shù)字信號(hào)與模擬信號(hào)的轉(zhuǎn)換
7.1 D/A轉(zhuǎn)換器
7.1.1 D/A轉(zhuǎn)換器的基本原理
7.1.2 集成D/A轉(zhuǎn)換器及主要技術(shù)參數(shù)
7.2 A/D轉(zhuǎn)換器
7.2.1 A/D轉(zhuǎn)換器的基本原理
7.2.2 集成A/D轉(zhuǎn)換器及主要技術(shù)參數(shù)
本章小結(jié)
習(xí)題

第8章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
8.1 數(shù)字系統(tǒng)基本概念
8.2 數(shù)字系統(tǒng)設(shè)計(jì)的一般過程
8.3 數(shù)字系統(tǒng)設(shè)計(jì)的描述方法
8.4 用可編程邏輯器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)
本章小結(jié)
習(xí)題

附錄
附錄A 集成邏輯門電路的內(nèi)部結(jié)構(gòu)簡介
附錄B 常用數(shù)字集成電路的邏輯符號(hào)、命名方法及索引
附錄C VHDL硬件描述語言基礎(chǔ)
附錄D Quartus Ⅱ開發(fā)軟件簡介
參考文獻(xiàn)